Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA

Detalhes bibliográficos
Autor(a) principal: Sousa, Gabriel Gomes de
Data de Publicação: 2016
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
Texto Completo: http://repositorio.utfpr.edu.br/jspui/handle/1/14585
Resumo: Um desafio que surge ao estudar sistemas dinâmicos é a eventual inviabilidade da experimentação utilizando o sistema real. Neste sentido, a simulação destes sistemas se torna uma solução conveniente, no entanto limitada. Tal limitação se deve aos recursos finitos da máquina que executa a simulação e que se agrava quando o modelo matemático utilizado é detalhado (ordem elevada) ou requer uma resolução de tempo pequena junto com um tempo de simulação longo. Uma forma de amenizar o problema de limitação de recursos, é a utilização da técnica de Hardware-in-the-Loop, onde o comportamento do sistema real é reproduzido por um sistema embarcado. Porém esta solução se torna impraticável quando o número operações matemáticas, em um dado perı́odo de tempo, excede a capacidade do Digital Signal Processor (DSP) ou microcontrolador encarregado de emular o sistema. Dado este problema, foi desenvolvida uma arquitetura para um dispositivo FPGA que atua como um coprocessador, auxiliando um DSP a efetuar um grande número de operações matemáticas em um curto perı́odo de tempo, permitindo que os limites para a emulação, utilizado sistemas embarcados, sejam estendidos. Esta arquitetura é encarregada de efetuar as operações matriciais exigidas pela representação em espaço de estado, enquanto que o DSP é responsável apenas por gerar o sinal de entrada a partir de um sinal analógico e transformar o sinal digital recebido em um sinal analógico.
id UTFPR-12_4167d9b50ce8e1f25d88bcbaa22ff8b3
oai_identifier_str oai:repositorio.utfpr.edu.br:1/14585
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling 2020-11-18T14:01:15Z2020-11-18T14:01:15Z2016-12-12SOUSA, Gabriel Gomes de. Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA. 2016. 87 f. Trabalho de Conclusão de Curso (Graduação) - Universidade Tecnológica Federal do Paraná, Pato Branco, 2016.http://repositorio.utfpr.edu.br/jspui/handle/1/14585Um desafio que surge ao estudar sistemas dinâmicos é a eventual inviabilidade da experimentação utilizando o sistema real. Neste sentido, a simulação destes sistemas se torna uma solução conveniente, no entanto limitada. Tal limitação se deve aos recursos finitos da máquina que executa a simulação e que se agrava quando o modelo matemático utilizado é detalhado (ordem elevada) ou requer uma resolução de tempo pequena junto com um tempo de simulação longo. Uma forma de amenizar o problema de limitação de recursos, é a utilização da técnica de Hardware-in-the-Loop, onde o comportamento do sistema real é reproduzido por um sistema embarcado. Porém esta solução se torna impraticável quando o número operações matemáticas, em um dado perı́odo de tempo, excede a capacidade do Digital Signal Processor (DSP) ou microcontrolador encarregado de emular o sistema. Dado este problema, foi desenvolvida uma arquitetura para um dispositivo FPGA que atua como um coprocessador, auxiliando um DSP a efetuar um grande número de operações matemáticas em um curto perı́odo de tempo, permitindo que os limites para a emulação, utilizado sistemas embarcados, sejam estendidos. Esta arquitetura é encarregada de efetuar as operações matriciais exigidas pela representação em espaço de estado, enquanto que o DSP é responsável apenas por gerar o sinal de entrada a partir de um sinal analógico e transformar o sinal digital recebido em um sinal analógico.One challenge that arises when studying dynamic systems is the eventual unfeasibility of experimentation using the real system. In this sense, the simulation of these systems becomes a convenient solution, however limited. Such limitation is due to the finite resources of the machine that performs the simulation and that is aggravated when the mathematical model used is detailed (high order) or requires a small time resolution along with a long simulation time. One way to alleviate the resource limitation problem is to use the HIL technique, where the behavior of the real system is reproduced by an embedded system. However this solution becomes impractical when the number of mathematical operations, in a given period of time, exceeds the capacity of the DSP or microcontroller used to emulate the system. Given this problem, an architecture was developed for an FPGA device that acts as a coprocessor, helping a DSP to perform a large number of mathematical operations in a short period of time, allowing the limits for emulation, utilized embedded systems, to be extended . This architecture is in charge of performing the matrix operations required by the state space representation, whereas the DSP is only responsible for generating the input signal from an analog signal and transforming the received digital signal into an analog signal.porUniversidade Tecnológica Federal do ParanáPato BrancoEngenharia de ComputaçãoUTFPRBrasilDepartamento Acadêmico de InformáticaCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO::ARQUITETURA DE SISTEMAS DE COMPUTACAOSistemas dinâmicos diferenciaisDispositivos de lógica programávelSistemas de computaçãoDifferentiable dynamical systemsProgrammable logic devicesComputer systemsDesenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisPato BrancoCosta, Jean Patric daCarati, Emerson GiovaniCosta, Jean Patric daCarati, Emerson GiovaniDenardin, Gustavo WeberBertotti, Fabio LuizSousa, Gabriel Gomes deinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPRORIGINALPB_COENC_2016_2_01.pdfapplication/pdf1241364http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/1/PB_COENC_2016_2_01.pdfdb78fcd808b73e2747244f5c664204f9MD51LICENSElicense.txttext/plain1290http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/2/license.txtb9d82215ab23456fa2d8b49c5df1b95bMD52TEXTPB_COENC_2016_2_01.pdf.txtExtracted texttext/plain144389http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/3/PB_COENC_2016_2_01.pdf.txt8da86d336404ae19317556a2e79159c8MD53THUMBNAILPB_COENC_2016_2_01.pdf.jpgGenerated Thumbnailimage/jpeg1256http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/4/PB_COENC_2016_2_01.pdf.jpg8321d697acb93e179d3ceeff28a1a406MD541/145852020-11-18 12:01:15.297oai:repositorio.utfpr.edu.br:1/14585TmEgcXVhbGlkYWRlIGRlIHRpdHVsYXIgZG9zIGRpcmVpdG9zIGRlIGF1dG9yIGRhIHB1YmxpY2HDp8OjbywgYXV0b3Jpem8gYSBVVEZQUiBhIHZlaWN1bGFyLCAKYXRyYXbDqXMgZG8gUG9ydGFsIGRlIEluZm9ybWHDp8OjbyBlbSBBY2Vzc28gQWJlcnRvIChQSUFBKSBlIGRvcyBDYXTDoWxvZ29zIGRhcyBCaWJsaW90ZWNhcyAKZGVzdGEgSW5zdGl0dWnDp8Ojbywgc2VtIHJlc3NhcmNpbWVudG8gZG9zIGRpcmVpdG9zIGF1dG9yYWlzLCBkZSBhY29yZG8gY29tIGEgTGVpIG5vIDkuNjEwLzk4LCAKbyB0ZXh0byBkZXN0YSBvYnJhLCBvYnNlcnZhbmRvIGFzIGNvbmRpw6fDtWVzIGRlIGRpc3BvbmliaWxpemHDp8OjbyByZWdpc3RyYWRhcyBubyBpdGVtIDQgZG8gCuKAnFRlcm1vIGRlIEF1dG9yaXphw6fDo28gcGFyYSBQdWJsaWNhw6fDo28gZGUgVHJhYmFsaG9zIGRlIENvbmNsdXPDo28gZGUgQ3Vyc28gZGUgR3JhZHVhw6fDo28gZSAKRXNwZWNpYWxpemHDp8OjbywgRGlzc2VydGHDp8O1ZXMgZSBUZXNlcyBubyBQb3J0YWwgZGUgSW5mb3JtYcOnw6NvIGUgbm9zIENhdMOhbG9nb3MgRWxldHLDtG5pY29zIGRvIApTaXN0ZW1hIGRlIEJpYmxpb3RlY2FzIGRhIFVURlBS4oCdLCBwYXJhIGZpbnMgZGUgbGVpdHVyYSwgaW1wcmVzc8OjbyBlL291IGRvd25sb2FkLCB2aXNhbmRvIGEgCmRpdnVsZ2HDp8OjbyBkYSBwcm9kdcOnw6NvIGNpZW50w61maWNhIGJyYXNpbGVpcmEuCgogIEFzIHZpYXMgb3JpZ2luYWlzIGUgYXNzaW5hZGFzIHBlbG8ocykgYXV0b3IoZXMpIGRvIOKAnFRlcm1vIGRlIEF1dG9yaXphw6fDo28gcGFyYSBQdWJsaWNhw6fDo28gZGUgClRyYWJhbGhvcyBkZSBDb25jbHVzw6NvIGRlIEN1cnNvIGRlIEdyYWR1YcOnw6NvIGUgRXNwZWNpYWxpemHDp8OjbywgRGlzc2VydGHDp8O1ZXMgZSBUZXNlcyBubyBQb3J0YWwgCmRlIEluZm9ybWHDp8OjbyBlIG5vcyBDYXTDoWxvZ29zIEVsZXRyw7RuaWNvcyBkbyBTaXN0ZW1hIGRlIEJpYmxpb3RlY2FzIGRhIFVURlBS4oCdIGUgZGEg4oCcRGVjbGFyYcOnw6NvIApkZSBBdXRvcmlh4oCdIGVuY29udHJhbS1zZSBhcnF1aXZhZGFzIG5hIEJpYmxpb3RlY2EgZG8gQ8OibXB1cyBubyBxdWFsIG8gdHJhYmFsaG8gZm9pIGRlZmVuZGlkby4gCk5vIGNhc28gZGUgcHVibGljYcOnw7VlcyBkZSBhdXRvcmlhIGNvbGV0aXZhIGUgbXVsdGljw6JtcHVzLCBvcyBkb2N1bWVudG9zIGZpY2Fyw6NvIHNvYiBndWFyZGEgZGEgCkJpYmxpb3RlY2EgY29tIGEgcXVhbCBvIOKAnHByaW1laXJvIGF1dG9y4oCdIHBvc3N1YSB2w61uY3Vsby4KRepositório de PublicaçõesPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestopendoar:2020-11-18T14:01:15Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.pt_BR.fl_str_mv Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
title Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
spellingShingle Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
Sousa, Gabriel Gomes de
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO::ARQUITETURA DE SISTEMAS DE COMPUTACAO
Sistemas dinâmicos diferenciais
Dispositivos de lógica programável
Sistemas de computação
Differentiable dynamical systems
Programmable logic devices
Computer systems
title_short Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
title_full Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
title_fullStr Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
title_full_unstemmed Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
title_sort Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA
author Sousa, Gabriel Gomes de
author_facet Sousa, Gabriel Gomes de
author_role author
dc.contributor.advisor1.fl_str_mv Costa, Jean Patric da
dc.contributor.advisor-co1.fl_str_mv Carati, Emerson Giovani
dc.contributor.referee1.fl_str_mv Costa, Jean Patric da
dc.contributor.referee2.fl_str_mv Carati, Emerson Giovani
dc.contributor.referee3.fl_str_mv Denardin, Gustavo Weber
dc.contributor.referee4.fl_str_mv Bertotti, Fabio Luiz
dc.contributor.author.fl_str_mv Sousa, Gabriel Gomes de
contributor_str_mv Costa, Jean Patric da
Carati, Emerson Giovani
Costa, Jean Patric da
Carati, Emerson Giovani
Denardin, Gustavo Weber
Bertotti, Fabio Luiz
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO::ARQUITETURA DE SISTEMAS DE COMPUTACAO
topic CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO::ARQUITETURA DE SISTEMAS DE COMPUTACAO
Sistemas dinâmicos diferenciais
Dispositivos de lógica programável
Sistemas de computação
Differentiable dynamical systems
Programmable logic devices
Computer systems
dc.subject.por.fl_str_mv Sistemas dinâmicos diferenciais
Dispositivos de lógica programável
Sistemas de computação
Differentiable dynamical systems
Programmable logic devices
Computer systems
description Um desafio que surge ao estudar sistemas dinâmicos é a eventual inviabilidade da experimentação utilizando o sistema real. Neste sentido, a simulação destes sistemas se torna uma solução conveniente, no entanto limitada. Tal limitação se deve aos recursos finitos da máquina que executa a simulação e que se agrava quando o modelo matemático utilizado é detalhado (ordem elevada) ou requer uma resolução de tempo pequena junto com um tempo de simulação longo. Uma forma de amenizar o problema de limitação de recursos, é a utilização da técnica de Hardware-in-the-Loop, onde o comportamento do sistema real é reproduzido por um sistema embarcado. Porém esta solução se torna impraticável quando o número operações matemáticas, em um dado perı́odo de tempo, excede a capacidade do Digital Signal Processor (DSP) ou microcontrolador encarregado de emular o sistema. Dado este problema, foi desenvolvida uma arquitetura para um dispositivo FPGA que atua como um coprocessador, auxiliando um DSP a efetuar um grande número de operações matemáticas em um curto perı́odo de tempo, permitindo que os limites para a emulação, utilizado sistemas embarcados, sejam estendidos. Esta arquitetura é encarregada de efetuar as operações matriciais exigidas pela representação em espaço de estado, enquanto que o DSP é responsável apenas por gerar o sinal de entrada a partir de um sinal analógico e transformar o sinal digital recebido em um sinal analógico.
publishDate 2016
dc.date.issued.fl_str_mv 2016-12-12
dc.date.accessioned.fl_str_mv 2020-11-18T14:01:15Z
dc.date.available.fl_str_mv 2020-11-18T14:01:15Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv SOUSA, Gabriel Gomes de. Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA. 2016. 87 f. Trabalho de Conclusão de Curso (Graduação) - Universidade Tecnológica Federal do Paraná, Pato Branco, 2016.
dc.identifier.uri.fl_str_mv http://repositorio.utfpr.edu.br/jspui/handle/1/14585
identifier_str_mv SOUSA, Gabriel Gomes de. Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA. 2016. 87 f. Trabalho de Conclusão de Curso (Graduação) - Universidade Tecnológica Federal do Paraná, Pato Branco, 2016.
url http://repositorio.utfpr.edu.br/jspui/handle/1/14585
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Pato Branco
dc.publisher.program.fl_str_mv Engenharia de Computação
dc.publisher.initials.fl_str_mv UTFPR
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Departamento Acadêmico de Informática
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Pato Branco
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
bitstream.url.fl_str_mv http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/1/PB_COENC_2016_2_01.pdf
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/2/license.txt
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/3/PB_COENC_2016_2_01.pdf.txt
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/14585/4/PB_COENC_2016_2_01.pdf.jpg
bitstream.checksum.fl_str_mv db78fcd808b73e2747244f5c664204f9
b9d82215ab23456fa2d8b49c5df1b95b
8da86d336404ae19317556a2e79159c8
8321d697acb93e179d3ceeff28a1a406
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv
_version_ 1805922907430322176