FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso

Detalhes bibliográficos
Autor(a) principal: Braggio, Almir Augusto
Data de Publicação: 2014
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
Texto Completo: http://repositorio.utfpr.edu.br/jspui/handle/1/15817
Resumo: Um FPGA (Field Programmable Gate Array) é um dispositivo lógico programável geralmente baseado em memória volátil que necessita de uma configuração basicamente descrita por um editor HDL (Hardware Description Language) e que garantirá o seu correto funcionamento. Neste trabalho, objetiva-se responder questões básicas relacionadas a esta configuração, na perspectiva de hardware, como modos e esquemas de configuração (ativo e passivo), pinos de configuração e soluções existentes (memórias), de forma a gerar um conhecimento direcionado para o desenvolvimento de uma aplicação simples e funcional de uma PCB (Printed Circuit Board). Prevê-se a construção de uma placa com FPGA Altera® contendo duas formas de configuração (JTAG e modo ativo serial) e funcionalidades simples, semelhantes a kits básicos de desenvolvimento existentes.
id UTFPR-12_af0f71be8d6ca712b40a066e607e26e2
oai_identifier_str oai:repositorio.utfpr.edu.br:1/15817
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling 2020-11-19T13:08:08Z2020-11-19T13:08:08Z2014-02-21BRAGGIO, Almir Augusto. FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso. 2014. 64 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Toledo, 2014.http://repositorio.utfpr.edu.br/jspui/handle/1/15817Um FPGA (Field Programmable Gate Array) é um dispositivo lógico programável geralmente baseado em memória volátil que necessita de uma configuração basicamente descrita por um editor HDL (Hardware Description Language) e que garantirá o seu correto funcionamento. Neste trabalho, objetiva-se responder questões básicas relacionadas a esta configuração, na perspectiva de hardware, como modos e esquemas de configuração (ativo e passivo), pinos de configuração e soluções existentes (memórias), de forma a gerar um conhecimento direcionado para o desenvolvimento de uma aplicação simples e funcional de uma PCB (Printed Circuit Board). Prevê-se a construção de uma placa com FPGA Altera® contendo duas formas de configuração (JTAG e modo ativo serial) e funcionalidades simples, semelhantes a kits básicos de desenvolvimento existentes.A FPGA (Field Programmable Gate Array) is a programmable logic device usually based on volatile memory that requires a configuration basically described by an HDL editor (Hardware Description Language) and ensure its correct operation. In this study, the objective is to answer basic questions related to the configuration, from the perspective of hardware, such as schemas and configuration modes (active and passive), pins configuration and solutions (memories) in order to generate knowledge directed to the development of a simple and practical application of a PCB (Printed Circuit Board). It's expected to build a board with Altera® FPGA containing two forms of configuration (JTAG and Active Serial mode) and simple features, similar to basic kits of development already existed.porUniversidade Tecnológica Federal do ParanáToledoEngenharia EletrônicaCircuitos integradosMicroeletrônicaCircuitos impressosArranjos de lógica programável em campoIntegrated circuitsMicroelectronicsPrinted circuitsField programmable gate arraysFPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impressoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisToledoNeves Junior, Paulo de TarsoBraggio, Almir Augustoreponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPRinfo:eu-repo/semantics/openAccessTHUMBNAILTD_COELE_2013_2_03.pdf.jpgGenerated Thumbnailimage/jpeg1345http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/1/TD_COELE_2013_2_03.pdf.jpg61adcda06bdc0504f0c7e3de61fc73ffMD51ORIGINALTD_COELE_2013_2_03.pdfapplication/pdf6761674http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/2/TD_COELE_2013_2_03.pdffef20a553a7c2134d5fbf58213cb30a0MD52LICENSElicense.txttext/plain1291http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/3/license.txtdfb14e53a8c6b76b85e77d7a5a3b3809MD53TEXTTD_COELE_2013_2_03.pdf.txtExtracted texttext/plain84337http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/4/TD_COELE_2013_2_03.pdf.txt31aea3c1842622666cd91589cbead1c0MD541/158172020-11-19 11:08:08.417oai:repositorio.utfpr.edu.br:1/15817IE5hIHF1YWxpZGFkZSBkZSB0aXR1bGFyIGRvcyBkaXJlaXRvcyBkZSBhdXRvciBkYSBwdWJsaWNhw6fDo28sIGF1dG9yaXpvIGEgVVRGUFIgYSB2ZWljdWxhciwgCmF0cmF2w6lzIGRvIFBvcnRhbCBkZSBJbmZvcm1hw6fDo28gZW0gQWNlc3NvIEFiZXJ0byAoUElBQSkgZSBkb3MgQ2F0w6Fsb2dvcyBkYXMgQmlibGlvdGVjYXMgCmRlc3RhIEluc3RpdHVpw6fDo28sIHNlbSByZXNzYXJjaW1lbnRvIGRvcyBkaXJlaXRvcyBhdXRvcmFpcywgZGUgYWNvcmRvIGNvbSBhIExlaSBubyA5LjYxMC85OCwgCm8gdGV4dG8gZGVzdGEgb2JyYSwgb2JzZXJ2YW5kbyBhcyBjb25kacOnw7VlcyBkZSBkaXNwb25pYmlsaXphw6fDo28gcmVnaXN0cmFkYXMgbm8gaXRlbSA0IGRvIArigJxUZXJtbyBkZSBBdXRvcml6YcOnw6NvIHBhcmEgUHVibGljYcOnw6NvIGRlIFRyYWJhbGhvcyBkZSBDb25jbHVzw6NvIGRlIEN1cnNvIGRlIEdyYWR1YcOnw6NvIGUgCkVzcGVjaWFsaXphw6fDo28sIERpc3NlcnRhw6fDtWVzIGUgVGVzZXMgbm8gUG9ydGFsIGRlIEluZm9ybWHDp8OjbyBlIG5vcyBDYXTDoWxvZ29zIEVsZXRyw7RuaWNvcyBkbyAKU2lzdGVtYSBkZSBCaWJsaW90ZWNhcyBkYSBVVEZQUuKAnSwgcGFyYSBmaW5zIGRlIGxlaXR1cmEsIGltcHJlc3PDo28gZS9vdSBkb3dubG9hZCwgdmlzYW5kbyBhIApkaXZ1bGdhw6fDo28gZGEgcHJvZHXDp8OjbyBjaWVudMOtZmljYSBicmFzaWxlaXJhLgoKICBBcyB2aWFzIG9yaWdpbmFpcyBlIGFzc2luYWRhcyBwZWxvKHMpIGF1dG9yKGVzKSBkbyDigJxUZXJtbyBkZSBBdXRvcml6YcOnw6NvIHBhcmEgUHVibGljYcOnw6NvIGRlIApUcmFiYWxob3MgZGUgQ29uY2x1c8OjbyBkZSBDdXJzbyBkZSBHcmFkdWHDp8OjbyBlIEVzcGVjaWFsaXphw6fDo28sIERpc3NlcnRhw6fDtWVzIGUgVGVzZXMgbm8gUG9ydGFsIApkZSBJbmZvcm1hw6fDo28gZSBub3MgQ2F0w6Fsb2dvcyBFbGV0csO0bmljb3MgZG8gU2lzdGVtYSBkZSBCaWJsaW90ZWNhcyBkYSBVVEZQUuKAnSBlIGRhIOKAnERlY2xhcmHDp8OjbyAKZGUgQXV0b3JpYeKAnSBlbmNvbnRyYW0tc2UgYXJxdWl2YWRhcyBuYSBCaWJsaW90ZWNhIGRvIEPDom1wdXMgbm8gcXVhbCBvIHRyYWJhbGhvIGZvaSBkZWZlbmRpZG8uIApObyBjYXNvIGRlIHB1YmxpY2HDp8O1ZXMgZGUgYXV0b3JpYSBjb2xldGl2YSBlIG11bHRpY8OibXB1cywgb3MgZG9jdW1lbnRvcyBmaWNhcsOjbyBzb2IgZ3VhcmRhIGRhIApCaWJsaW90ZWNhIGNvbSBhIHF1YWwgbyDigJxwcmltZWlybyBhdXRvcuKAnSBwb3NzdWEgdsOtbmN1bG8uCg==Repositório de PublicaçõesPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestopendoar:2020-11-19T13:08:08Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.pt_BR.fl_str_mv FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
title FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
spellingShingle FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
Braggio, Almir Augusto
Engenharia Eletrônica
Circuitos integrados
Microeletrônica
Circuitos impressos
Arranjos de lógica programável em campo
Integrated circuits
Microelectronics
Printed circuits
Field programmable gate arrays
title_short FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
title_full FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
title_fullStr FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
title_full_unstemmed FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
title_sort FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso
author Braggio, Almir Augusto
author_facet Braggio, Almir Augusto
author_role author
dc.contributor.advisor1.fl_str_mv Neves Junior, Paulo de Tarso
dc.contributor.author.fl_str_mv Braggio, Almir Augusto
contributor_str_mv Neves Junior, Paulo de Tarso
dc.subject.cnpq.fl_str_mv Engenharia Eletrônica
topic Engenharia Eletrônica
Circuitos integrados
Microeletrônica
Circuitos impressos
Arranjos de lógica programável em campo
Integrated circuits
Microelectronics
Printed circuits
Field programmable gate arrays
dc.subject.por.fl_str_mv Circuitos integrados
Microeletrônica
Circuitos impressos
Arranjos de lógica programável em campo
Integrated circuits
Microelectronics
Printed circuits
Field programmable gate arrays
description Um FPGA (Field Programmable Gate Array) é um dispositivo lógico programável geralmente baseado em memória volátil que necessita de uma configuração basicamente descrita por um editor HDL (Hardware Description Language) e que garantirá o seu correto funcionamento. Neste trabalho, objetiva-se responder questões básicas relacionadas a esta configuração, na perspectiva de hardware, como modos e esquemas de configuração (ativo e passivo), pinos de configuração e soluções existentes (memórias), de forma a gerar um conhecimento direcionado para o desenvolvimento de uma aplicação simples e funcional de uma PCB (Printed Circuit Board). Prevê-se a construção de uma placa com FPGA Altera® contendo duas formas de configuração (JTAG e modo ativo serial) e funcionalidades simples, semelhantes a kits básicos de desenvolvimento existentes.
publishDate 2014
dc.date.issued.fl_str_mv 2014-02-21
dc.date.accessioned.fl_str_mv 2020-11-19T13:08:08Z
dc.date.available.fl_str_mv 2020-11-19T13:08:08Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv BRAGGIO, Almir Augusto. FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso. 2014. 64 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Toledo, 2014.
dc.identifier.uri.fl_str_mv http://repositorio.utfpr.edu.br/jspui/handle/1/15817
identifier_str_mv BRAGGIO, Almir Augusto. FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso. 2014. 64 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Toledo, 2014.
url http://repositorio.utfpr.edu.br/jspui/handle/1/15817
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Toledo
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Toledo
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
bitstream.url.fl_str_mv http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/1/TD_COELE_2013_2_03.pdf.jpg
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/2/TD_COELE_2013_2_03.pdf
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/3/license.txt
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/15817/4/TD_COELE_2013_2_03.pdf.txt
bitstream.checksum.fl_str_mv 61adcda06bdc0504f0c7e3de61fc73ff
fef20a553a7c2134d5fbf58213cb30a0
dfb14e53a8c6b76b85e77d7a5a3b3809
31aea3c1842622666cd91589cbead1c0
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv
_version_ 1805923154707611648