Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado

Detalhes bibliográficos
Autor(a) principal: Hofmann, Maicon Bruno
Data de Publicação: 2016
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
Texto Completo: http://repositorio.utfpr.edu.br/jspui/handle/1/1809
Resumo: Este trabalho apresenta a modelagem e implementação em FPGA de sistemas digitais de compensação de desvios para TIADC. O desenvolvimento de todo este trabalho seguiu uma metodologia top-down. Seguindo esta metodologia foi elaborada a modelagem comportamental de um TIADC de dois canais e seus respectivos desvios de offset, ganho e clock skew em Simulink. Além da modelagem comportamental de sistemas digitais para a compensação destes desvios. Para o desvio de clock skew foi utilizada a compensação através de filtros de delay fracionário, mais especificamente, a eficiente estrutura de Farrow. A definição de qual método seria utilizado para o projeto do filtro, e da estrutura de Farrow, exigiu um estudo de diversos métodos de projeto apresentados na literatura. Os sistemas digitais de compensação modelados foram convertidos em código VHDL, para implementação e validação em FPGA. A validação destes sistemas foi realizada utilizando a metodologia de teste FPGA In Loop. Os resultados obtidos com os compensadores de desvio do TIADC demonstram o elevado ganho de desempenho fornecido por estas estruturas. Além deste resultado, este trabalho ilustra o potencial das metodologias de desenvolvimento, implementação e teste em FPGA utilizadas para a obtenção destes compensadores.
id UTFPR-12_cabc23934f38d7deb26ae0075961cbeb
oai_identifier_str oai:repositorio.utfpr.edu.br:1/1809
network_acronym_str UTFPR-12
network_name_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
repository_id_str
spelling 2016-10-25T17:53:56Z2016-10-25T17:53:56Z2016-03-15HOFMANN, Maicon Bruno. Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado. 2016. 98 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2016.http://repositorio.utfpr.edu.br/jspui/handle/1/1809Este trabalho apresenta a modelagem e implementação em FPGA de sistemas digitais de compensação de desvios para TIADC. O desenvolvimento de todo este trabalho seguiu uma metodologia top-down. Seguindo esta metodologia foi elaborada a modelagem comportamental de um TIADC de dois canais e seus respectivos desvios de offset, ganho e clock skew em Simulink. Além da modelagem comportamental de sistemas digitais para a compensação destes desvios. Para o desvio de clock skew foi utilizada a compensação através de filtros de delay fracionário, mais especificamente, a eficiente estrutura de Farrow. A definição de qual método seria utilizado para o projeto do filtro, e da estrutura de Farrow, exigiu um estudo de diversos métodos de projeto apresentados na literatura. Os sistemas digitais de compensação modelados foram convertidos em código VHDL, para implementação e validação em FPGA. A validação destes sistemas foi realizada utilizando a metodologia de teste FPGA In Loop. Os resultados obtidos com os compensadores de desvio do TIADC demonstram o elevado ganho de desempenho fornecido por estas estruturas. Além deste resultado, este trabalho ilustra o potencial das metodologias de desenvolvimento, implementação e teste em FPGA utilizadas para a obtenção destes compensadores.This work presents the modeling and FPGA implementation of digital TIADC mismatches compensation systems. The development of the whole work follows a top-down methodology. Following this methodology was developed a two channel TIADC behavior modeling and their respective offset, gain and clock skew mismatches on Simulink. In addition was developed digital mismatch compensation system behavior modeling. For clock skew mismatch compensation fractional delay filters were used, more specifically, the efficient Farrow struct. The definition of wich filter design methodology would be used, and wich Farrow structure, required the study of various design methods presented in literature. The digital compensation systems models were converted to VHDL, for FPGA implementation and validation. These system validation was carried out using the test methodology FPGA In Loop . The results obtained with TIADC mismatch compensators show the high performance gain provided by these structures. Beyond this result, these work illustrates the potential of design, implementation and FPGA test methodologies.porUniversidade Tecnológica Federal do ParanáCuritibaPrograma de Pós-Graduação em Engenharia Elétrica e Informática IndustrialUTFPRBrasilCNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::CIRCUITOS ELETRICOS, MAGNETICOS E ELETRONICOS::CIRCUITOS ELETRONICOSConversores analógicos-digitaisArranjos de lógica programável em campoVHDL (Linguagem descritiva de hardware)Engenharia elétricaAnalog-to-digital convertersField programmable gate arraysVHDL (Computer hardware description language)Electric engineeringImplementação em FPGA de compensadores de desvios para conversor analógico digital intercaladoFPGA implementation of time interleaved analog to digital converter mismatches compensatorsinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisCuritibaMariano, André Augustohttp://lattes.cnpq.br/2247619809331876França, Sibilla Batista da Luzhttp://lattes.cnpq.br/7231845881441002Mariano, André AugustoLolis, Luis Henrique AssumpçãoBrante, Glauber Gomes de Oliveirahttp://lattes.cnpq.br/9918844118405363Hofmann, Maicon Brunoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))instname:Universidade Tecnológica Federal do Paraná (UTFPR)instacron:UTFPRTHUMBNAILCT_CPGEI_M_Hofmann, Maicon Bruno_2016.pdf.jpgCT_CPGEI_M_Hofmann, Maicon Bruno_2016.pdf.jpgGenerated Thumbnailimage/jpeg1220http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/4/CT_CPGEI_M_Hofmann%2c%20Maicon%20Bruno_2016.pdf.jpg509a9525380aa0797dbfc872ac912dcdMD54TEXTCT_CPGEI_M_Hofmann, Maicon Bruno_2016.pdf.txtCT_CPGEI_M_Hofmann, Maicon Bruno_2016.pdf.txtExtracted texttext/plain7097http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/3/CT_CPGEI_M_Hofmann%2c%20Maicon%20Bruno_2016.pdf.txt6953461500351407b785ecc636498738MD53ORIGINALCT_CPGEI_M_Hofmann, Maicon Bruno_2016.pdfCT_CPGEI_M_Hofmann, Maicon Bruno_2016.pdfapplication/pdf3024681http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/1/CT_CPGEI_M_Hofmann%2c%20Maicon%20Bruno_2016.pdfe965054ab96125e36a95009d4319e931MD51LICENSElicense.txtlicense.txttext/plain; charset=utf-81290http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/2/license.txtb9d82215ab23456fa2d8b49c5df1b95bMD521/18092016-10-26 03:01:51.431oai:repositorio.utfpr.edu.br:1/1809TmEgcXVhbGlkYWRlIGRlIHRpdHVsYXIgZG9zIGRpcmVpdG9zIGRlIGF1dG9yIGRhIHB1YmxpY2HDp8OjbywgYXV0b3Jpem8gYSBVVEZQUiBhIHZlaWN1bGFyLCAKYXRyYXbDqXMgZG8gUG9ydGFsIGRlIEluZm9ybWHDp8OjbyBlbSBBY2Vzc28gQWJlcnRvIChQSUFBKSBlIGRvcyBDYXTDoWxvZ29zIGRhcyBCaWJsaW90ZWNhcyAKZGVzdGEgSW5zdGl0dWnDp8Ojbywgc2VtIHJlc3NhcmNpbWVudG8gZG9zIGRpcmVpdG9zIGF1dG9yYWlzLCBkZSBhY29yZG8gY29tIGEgTGVpIG5vIDkuNjEwLzk4LCAKbyB0ZXh0byBkZXN0YSBvYnJhLCBvYnNlcnZhbmRvIGFzIGNvbmRpw6fDtWVzIGRlIGRpc3BvbmliaWxpemHDp8OjbyByZWdpc3RyYWRhcyBubyBpdGVtIDQgZG8gCuKAnFRlcm1vIGRlIEF1dG9yaXphw6fDo28gcGFyYSBQdWJsaWNhw6fDo28gZGUgVHJhYmFsaG9zIGRlIENvbmNsdXPDo28gZGUgQ3Vyc28gZGUgR3JhZHVhw6fDo28gZSAKRXNwZWNpYWxpemHDp8OjbywgRGlzc2VydGHDp8O1ZXMgZSBUZXNlcyBubyBQb3J0YWwgZGUgSW5mb3JtYcOnw6NvIGUgbm9zIENhdMOhbG9nb3MgRWxldHLDtG5pY29zIGRvIApTaXN0ZW1hIGRlIEJpYmxpb3RlY2FzIGRhIFVURlBS4oCdLCBwYXJhIGZpbnMgZGUgbGVpdHVyYSwgaW1wcmVzc8OjbyBlL291IGRvd25sb2FkLCB2aXNhbmRvIGEgCmRpdnVsZ2HDp8OjbyBkYSBwcm9kdcOnw6NvIGNpZW50w61maWNhIGJyYXNpbGVpcmEuCgogIEFzIHZpYXMgb3JpZ2luYWlzIGUgYXNzaW5hZGFzIHBlbG8ocykgYXV0b3IoZXMpIGRvIOKAnFRlcm1vIGRlIEF1dG9yaXphw6fDo28gcGFyYSBQdWJsaWNhw6fDo28gZGUgClRyYWJhbGhvcyBkZSBDb25jbHVzw6NvIGRlIEN1cnNvIGRlIEdyYWR1YcOnw6NvIGUgRXNwZWNpYWxpemHDp8OjbywgRGlzc2VydGHDp8O1ZXMgZSBUZXNlcyBubyBQb3J0YWwgCmRlIEluZm9ybWHDp8OjbyBlIG5vcyBDYXTDoWxvZ29zIEVsZXRyw7RuaWNvcyBkbyBTaXN0ZW1hIGRlIEJpYmxpb3RlY2FzIGRhIFVURlBS4oCdIGUgZGEg4oCcRGVjbGFyYcOnw6NvIApkZSBBdXRvcmlh4oCdIGVuY29udHJhbS1zZSBhcnF1aXZhZGFzIG5hIEJpYmxpb3RlY2EgZG8gQ8OibXB1cyBubyBxdWFsIG8gdHJhYmFsaG8gZm9pIGRlZmVuZGlkby4gCk5vIGNhc28gZGUgcHVibGljYcOnw7VlcyBkZSBhdXRvcmlhIGNvbGV0aXZhIGUgbXVsdGljw6JtcHVzLCBvcyBkb2N1bWVudG9zIGZpY2Fyw6NvIHNvYiBndWFyZGEgZGEgCkJpYmxpb3RlY2EgY29tIGEgcXVhbCBvIOKAnHByaW1laXJvIGF1dG9y4oCdIHBvc3N1YSB2w61uY3Vsby4KRepositório de PublicaçõesPUBhttp://repositorio.utfpr.edu.br:8080/oai/requestopendoar:2016-10-26T05:01:51Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)false
dc.title.pt_BR.fl_str_mv Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
dc.title.alternative.pt_BR.fl_str_mv FPGA implementation of time interleaved analog to digital converter mismatches compensators
title Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
spellingShingle Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
Hofmann, Maicon Bruno
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::CIRCUITOS ELETRICOS, MAGNETICOS E ELETRONICOS::CIRCUITOS ELETRONICOS
Conversores analógicos-digitais
Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Engenharia elétrica
Analog-to-digital converters
Field programmable gate arrays
VHDL (Computer hardware description language)
Electric engineering
title_short Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
title_full Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
title_fullStr Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
title_full_unstemmed Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
title_sort Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado
author Hofmann, Maicon Bruno
author_facet Hofmann, Maicon Bruno
author_role author
dc.contributor.advisor1.fl_str_mv Mariano, André Augusto
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/2247619809331876
dc.contributor.advisor-co1.fl_str_mv França, Sibilla Batista da Luz
dc.contributor.advisor-co1Lattes.fl_str_mv http://lattes.cnpq.br/7231845881441002
dc.contributor.referee1.fl_str_mv Mariano, André Augusto
dc.contributor.referee2.fl_str_mv Lolis, Luis Henrique Assumpção
dc.contributor.referee3.fl_str_mv Brante, Glauber Gomes de Oliveira
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/9918844118405363
dc.contributor.author.fl_str_mv Hofmann, Maicon Bruno
contributor_str_mv Mariano, André Augusto
França, Sibilla Batista da Luz
Mariano, André Augusto
Lolis, Luis Henrique Assumpção
Brante, Glauber Gomes de Oliveira
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::CIRCUITOS ELETRICOS, MAGNETICOS E ELETRONICOS::CIRCUITOS ELETRONICOS
topic CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::CIRCUITOS ELETRICOS, MAGNETICOS E ELETRONICOS::CIRCUITOS ELETRONICOS
Conversores analógicos-digitais
Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Engenharia elétrica
Analog-to-digital converters
Field programmable gate arrays
VHDL (Computer hardware description language)
Electric engineering
dc.subject.por.fl_str_mv Conversores analógicos-digitais
Arranjos de lógica programável em campo
VHDL (Linguagem descritiva de hardware)
Engenharia elétrica
Analog-to-digital converters
Field programmable gate arrays
VHDL (Computer hardware description language)
Electric engineering
description Este trabalho apresenta a modelagem e implementação em FPGA de sistemas digitais de compensação de desvios para TIADC. O desenvolvimento de todo este trabalho seguiu uma metodologia top-down. Seguindo esta metodologia foi elaborada a modelagem comportamental de um TIADC de dois canais e seus respectivos desvios de offset, ganho e clock skew em Simulink. Além da modelagem comportamental de sistemas digitais para a compensação destes desvios. Para o desvio de clock skew foi utilizada a compensação através de filtros de delay fracionário, mais especificamente, a eficiente estrutura de Farrow. A definição de qual método seria utilizado para o projeto do filtro, e da estrutura de Farrow, exigiu um estudo de diversos métodos de projeto apresentados na literatura. Os sistemas digitais de compensação modelados foram convertidos em código VHDL, para implementação e validação em FPGA. A validação destes sistemas foi realizada utilizando a metodologia de teste FPGA In Loop. Os resultados obtidos com os compensadores de desvio do TIADC demonstram o elevado ganho de desempenho fornecido por estas estruturas. Além deste resultado, este trabalho ilustra o potencial das metodologias de desenvolvimento, implementação e teste em FPGA utilizadas para a obtenção destes compensadores.
publishDate 2016
dc.date.accessioned.fl_str_mv 2016-10-25T17:53:56Z
dc.date.available.fl_str_mv 2016-10-25T17:53:56Z
dc.date.issued.fl_str_mv 2016-03-15
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv HOFMANN, Maicon Bruno. Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado. 2016. 98 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2016.
dc.identifier.uri.fl_str_mv http://repositorio.utfpr.edu.br/jspui/handle/1/1809
identifier_str_mv HOFMANN, Maicon Bruno. Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado. 2016. 98 f. Dissertação (Mestrado em Engenharia Elétrica e Informática Industrial) - Universidade Tecnológica Federal do Paraná, Curitiba, 2016.
url http://repositorio.utfpr.edu.br/jspui/handle/1/1809
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial
dc.publisher.initials.fl_str_mv UTFPR
dc.publisher.country.fl_str_mv Brasil
publisher.none.fl_str_mv Universidade Tecnológica Federal do Paraná
Curitiba
dc.source.none.fl_str_mv reponame:Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
instname:Universidade Tecnológica Federal do Paraná (UTFPR)
instacron:UTFPR
instname_str Universidade Tecnológica Federal do Paraná (UTFPR)
instacron_str UTFPR
institution UTFPR
reponame_str Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
collection Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT))
bitstream.url.fl_str_mv http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/4/CT_CPGEI_M_Hofmann%2c%20Maicon%20Bruno_2016.pdf.jpg
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/3/CT_CPGEI_M_Hofmann%2c%20Maicon%20Bruno_2016.pdf.txt
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/1/CT_CPGEI_M_Hofmann%2c%20Maicon%20Bruno_2016.pdf
http://repositorio.utfpr.edu.br:8080/jspui/bitstream/1/1809/2/license.txt
bitstream.checksum.fl_str_mv 509a9525380aa0797dbfc872ac912dcd
6953461500351407b785ecc636498738
e965054ab96125e36a95009d4319e931
b9d82215ab23456fa2d8b49c5df1b95b
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UTFPR (da Universidade Tecnológica Federal do Paraná (RIUT)) - Universidade Tecnológica Federal do Paraná (UTFPR)
repository.mail.fl_str_mv
_version_ 1805922963141165056