Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados
Autor(a) principal: | |
---|---|
Data de Publicação: | 1990 |
Tipo de documento: | Dissertação |
Título da fonte: | Portal de Dados Abertos da CAPES |
id |
BRCRIS_1a14d6c673daba965a6224b823903fa9 |
---|---|
network_acronym_str |
CAPES |
network_name_str |
Portal de Dados Abertos da CAPES |
dc.title.pt-BR.fl_str_mv |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados |
title |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados |
spellingShingle |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados Aristides Pavani Filho |
title_short |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados |
title_full |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados |
title_fullStr |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados |
title_full_unstemmed |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados |
title_sort |
Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados |
publishDate |
1990 |
format |
masterThesis |
author_role |
author |
author |
Aristides Pavani Filho |
author_facet |
Aristides Pavani Filho |
dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/1570337112488817 |
dc.contributor.advisor1.fl_str_mv |
Furio Damiani |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/2663276714773913 |
dc.publisher.none.fl_str_mv |
UNIVERSIDADE ESTADUAL DE CAMPINAS |
publisher.none.fl_str_mv |
UNIVERSIDADE ESTADUAL DE CAMPINAS |
instname_str |
UNIVERSIDADE ESTADUAL DE CAMPINAS |
reponame_str |
Portal de Dados Abertos da CAPES |
collection |
Portal de Dados Abertos da CAPES |
spelling |
CAPESPortal de Dados Abertos da CAPESEstruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integradosEstruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integradosEstruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integradosEstruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integradosEstruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integradosEstruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integradosEstruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados1990masterThesisauthorAristides Pavani Filhohttp://lattes.cnpq.br/1570337112488817Furio Damianihttp://lattes.cnpq.br/2663276714773913UNIVERSIDADE ESTADUAL DE CAMPINASUNIVERSIDADE ESTADUAL DE CAMPINASUNIVERSIDADE ESTADUAL DE CAMPINASPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES |
identifier_str_mv |
Filho, Aristides Pavani. Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados. 1990. Tese. |
dc.identifier.citation.fl_str_mv |
Filho, Aristides Pavani. Estruturas elétricas para avaliação de parametros litográficos em um processo de fabricação de circuitos integrados. 1990. Tese. |
_version_ |
1741885699360030720 |