ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR

Detalhes bibliográficos
Autor(a) principal: Dayse Nascimento Anselmo
Data de Publicação: 2013
Tipo de documento: Dissertação
Título da fonte: Portal de Dados Abertos da CAPES
Texto Completo: https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=945568
id BRCRIS_e1a2ca9740de9c5f12ea0e1507e5e15d
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
title ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
spellingShingle ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
Aritmética intervalar, reconfigurável, paralelismo, FPGA, desempenho, flexibilidade.
Interval arithmetic, reconfigurable, parallelism, FPGA, performance, flexibility.
Dayse Nascimento Anselmo
title_short ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
title_full ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
title_fullStr ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
title_full_unstemmed ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
title_sort ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR
topic Aritmética intervalar, reconfigurável, paralelismo, FPGA, desempenho, flexibilidade.
Interval arithmetic, reconfigurable, parallelism, FPGA, performance, flexibility.
publishDate 2013
format masterThesis
url https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=945568
author_role author
author Dayse Nascimento Anselmo
author_facet Dayse Nascimento Anselmo
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/9563287478036275
dc.contributor.advisor1.fl_str_mv CARLOS AUGUSTO PAIVA DA SILVA MARTINS
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/6790342959640905
dc.contributor.advisor1orcid.por.fl_str_mv https://orcid.org/0000-0002-9856-2436
dc.publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
instname_str PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
dc.publisher.program.fl_str_mv ENGENHARIA ELÉTRICA
dc.description.course.none.fl_txt_mv ENGENHARIA ELÉTRICA
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALARARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALARARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALARARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALARARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALARARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALARARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALARAritmética intervalar, reconfigurável, paralelismo, FPGA, desempenho, flexibilidade.2013masterThesishttps://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=945568authorDayse Nascimento Anselmohttp://lattes.cnpq.br/9563287478036275CARLOS AUGUSTO PAIVA DA SILVA MARTINShttp://lattes.cnpq.br/6790342959640905https://orcid.org/0000-0002-9856-2436PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISPONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISPONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISENGENHARIA ELÉTRICAENGENHARIA ELÉTRICAPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv Anselmo, Dayse Nascimento. ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR. 2013. Tese.
dc.identifier.citation.fl_str_mv Anselmo, Dayse Nascimento. ARQUITETURA PARALELA RECONFIGURÁVEL EM FPGA PARA IMPLEMENTAÇÃO DE OPERADORES ELEMENTARES DA ARITMÉTICA INTERVALAR. 2013. Tese.
_version_ 1741882502683820032

Registros relacionados