Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA

Detalhes bibliográficos
Autor(a) principal: FRANCISCO MANOEL PINTO GARCIA
Data de Publicação: 2015
Tipo de documento: Dissertação
Título da fonte: Portal de Dados Abertos da CAPES
Texto Completo: https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=2415063
id BRCRIS_fd697cd5d24973ea70cd81bcbd05e3fa
network_acronym_str CAPES
network_name_str Portal de Dados Abertos da CAPES
dc.title.pt-BR.fl_str_mv Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
title Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
spellingShingle Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
Image enhancement. Contrast enhancement. Histogram equalization. Contrast limited adaptive histogram equalization. HE. AHE. CLAHE. Field programmable gate array. FPGA. VHDL.
Melhoramento de imagens. Melhoramento de contraste. Equalização de histograma. HE. AHE. CLAHE. FPGA. VHDL
FRANCISCO MANOEL PINTO GARCIA
title_short Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
title_full Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
title_fullStr Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
title_full_unstemmed Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
title_sort Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA
topic Image enhancement. Contrast enhancement. Histogram equalization. Contrast limited adaptive histogram equalization. HE. AHE. CLAHE. Field programmable gate array. FPGA. VHDL.
Melhoramento de imagens. Melhoramento de contraste. Equalização de histograma. HE. AHE. CLAHE. FPGA. VHDL
publishDate 2015
format masterThesis
url https://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=2415063
author_role author
author FRANCISCO MANOEL PINTO GARCIA
author_facet FRANCISCO MANOEL PINTO GARCIA
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/0253706028757390
dc.contributor.advisor1.fl_str_mv ZELIA MYRIAM ASSIS PEIXOTO
FLAVIA MAGALHAES FREITAS FERREIRA
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/3526961877010261
http://lattes.cnpq.br/9414510053521282
dc.contributor.advisor1orcid.por.fl_str_mv https://orcid.org/0000-0002-1493-2875
https://orcid.org/0000000329701647
dc.publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
instname_str PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAIS
dc.publisher.program.fl_str_mv ENGENHARIA ELÉTRICA
dc.description.course.none.fl_txt_mv ENGENHARIA ELÉTRICA
reponame_str Portal de Dados Abertos da CAPES
collection Portal de Dados Abertos da CAPES
spelling CAPESPortal de Dados Abertos da CAPESCircuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGACircuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGACircuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGACircuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGACircuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGACircuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGACircuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGAImage enhancement. Contrast enhancement. Histogram equalization. Contrast limited adaptive histogram equalization. HE. AHE. CLAHE. Field programmable gate array. FPGA. VHDL.2015masterThesishttps://sucupira.capes.gov.br/sucupira/public/consultas/coleta/trabalhoConclusao/viewTrabalhoConclusao.jsf?popup=true&id_trabalho=2415063authorFRANCISCO MANOEL PINTO GARCIAhttp://lattes.cnpq.br/0253706028757390ZELIA MYRIAM ASSIS PEIXOTOhttp://lattes.cnpq.br/3526961877010261https://orcid.org/0000-0002-1493-2875PONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISPONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISPONTIFÍCIA UNIVERSIDADE CATÓLICA DE MINAS GERAISENGENHARIA ELÉTRICAENGENHARIA ELÉTRICAPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES
identifier_str_mv GARCIA, FRANCISCO MANOEL PINTO. Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA. 2015. Tese.
dc.identifier.citation.fl_str_mv GARCIA, FRANCISCO MANOEL PINTO. Circuito Parametrizável para Equalização Adaptativa de Histograma com Limitação de Contraste em Tempo Real Usando FPGA. 2015. Tese.
_version_ 1741885978378764288

Registros relacionados