Projeto de um gerador de circuitos para validação de portas lógicas sequenciais

Detalhes bibliográficos
Autor(a) principal: Avelar, Helder Henrique
Data de Publicação: 2016
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da FURG (RI FURG)
Texto Completo: http://repositorio.furg.br/handle/1/8729
Resumo: Latches e flip-flops são componentes de fundamental importância para o projeto de circuitos integrados. A maior parte dos circuitos integrados atuais são projetados por meio do fluxo de células padrão. Essa metodologia utiliza como componentes básicos portas lógicas previamente projetadas e caracterizadas de uma biblioteca de células padrão. Latches e Flip-Flops estão presentes nesta biblioteca. Com a constante diminuição na dimensão dos transistores, novas bibliotecas são necessárias a cada novo nodo tecnológico. As portas lógicas, incluindo os elementos sequenciais, precisam ser re-projetados e re-validados. Considerando os altos custos inerentes à validação em silício de circuitos sequenciais, surge a necessidade do desenvolvimento de técnicas que tornem esse processo mais simples e barato. Esse trabalho propõe um método para geração automática de circuitos de autoteste para células sequenciais em bibliotecas de células, por meio do desenvolvimento de vetores de teste que possam ser aplicados utilizando máquinas de estados finitos.
id FURG_64bf2a400c36b562bf4cf8133cc9d079
oai_identifier_str oai:repositorio.furg.br:1/8729
network_acronym_str FURG
network_name_str Repositório Institucional da FURG (RI FURG)
repository_id_str
spelling Projeto de um gerador de circuitos para validação de portas lógicas sequenciaisCircuit generator for sequecial logic gates validationCircuitos sequenciaisvalidação lógicaflip-flopsautoteste integradofluxo de células padrãoSequencial circuitslogic validationbuilt-in self-teststandard cell flowLatches e flip-flops são componentes de fundamental importância para o projeto de circuitos integrados. A maior parte dos circuitos integrados atuais são projetados por meio do fluxo de células padrão. Essa metodologia utiliza como componentes básicos portas lógicas previamente projetadas e caracterizadas de uma biblioteca de células padrão. Latches e Flip-Flops estão presentes nesta biblioteca. Com a constante diminuição na dimensão dos transistores, novas bibliotecas são necessárias a cada novo nodo tecnológico. As portas lógicas, incluindo os elementos sequenciais, precisam ser re-projetados e re-validados. Considerando os altos custos inerentes à validação em silício de circuitos sequenciais, surge a necessidade do desenvolvimento de técnicas que tornem esse processo mais simples e barato. Esse trabalho propõe um método para geração automática de circuitos de autoteste para células sequenciais em bibliotecas de células, por meio do desenvolvimento de vetores de teste que possam ser aplicados utilizando máquinas de estados finitos.Latches and flip-flops are components with fundamental importance to the design of integrated circuits. Most of modern integrated circuits are designed through the standard cell design flow. This methodology uses, as basic components, pre-designed and pre-characterized logic gates that are in a standard cell library. Latches and flip-flops are present in this library. With the constant transistor scaling, new libraries are requested for each new technology node. The logic gates, including the sequential elements, have to be re-designed and re-validated. Considering the inherent high costs of sequential circuit on-silicon validation, it is necessary to develop techniques that make it simpler and cheaper. This work proposes a method for automatic generation of a built-in self-test for sequential cells in cell libraries, using test vectors that can be implemented in finite states machines.Butzen, Paulo FranciscoAvelar, Helder Henrique2020-05-18T20:23:13Z2020-05-18T20:23:13Z2016info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfAVELAR, Helder Henrique. Projeto de um gerador de circuitos para validação de portas lógicas sequenciais. 2016. 65 f. Dissertação (Mestrado em Engenharia da Computação) – Centro de Ciências Computacionais, Universidade Federal do Rio Grande, Rio Grande, 2016.http://repositorio.furg.br/handle/1/8729porinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da FURG (RI FURG)instname:Universidade Federal do Rio Grande (FURG)instacron:FURG2020-05-18T20:23:13Zoai:repositorio.furg.br:1/8729Repositório InstitucionalPUBhttps://repositorio.furg.br/oai/request || http://200.19.254.174/oai/requestopendoar:2020-05-18T20:23:13Repositório Institucional da FURG (RI FURG) - Universidade Federal do Rio Grande (FURG)false
dc.title.none.fl_str_mv Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
Circuit generator for sequecial logic gates validation
title Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
spellingShingle Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
Avelar, Helder Henrique
Circuitos sequenciais
validação lógica
flip-flops
autoteste integrado
fluxo de células padrão
Sequencial circuits
logic validation
built-in self-test
standard cell flow
title_short Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
title_full Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
title_fullStr Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
title_full_unstemmed Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
title_sort Projeto de um gerador de circuitos para validação de portas lógicas sequenciais
author Avelar, Helder Henrique
author_facet Avelar, Helder Henrique
author_role author
dc.contributor.none.fl_str_mv Butzen, Paulo Francisco
dc.contributor.author.fl_str_mv Avelar, Helder Henrique
dc.subject.por.fl_str_mv Circuitos sequenciais
validação lógica
flip-flops
autoteste integrado
fluxo de células padrão
Sequencial circuits
logic validation
built-in self-test
standard cell flow
topic Circuitos sequenciais
validação lógica
flip-flops
autoteste integrado
fluxo de células padrão
Sequencial circuits
logic validation
built-in self-test
standard cell flow
description Latches e flip-flops são componentes de fundamental importância para o projeto de circuitos integrados. A maior parte dos circuitos integrados atuais são projetados por meio do fluxo de células padrão. Essa metodologia utiliza como componentes básicos portas lógicas previamente projetadas e caracterizadas de uma biblioteca de células padrão. Latches e Flip-Flops estão presentes nesta biblioteca. Com a constante diminuição na dimensão dos transistores, novas bibliotecas são necessárias a cada novo nodo tecnológico. As portas lógicas, incluindo os elementos sequenciais, precisam ser re-projetados e re-validados. Considerando os altos custos inerentes à validação em silício de circuitos sequenciais, surge a necessidade do desenvolvimento de técnicas que tornem esse processo mais simples e barato. Esse trabalho propõe um método para geração automática de circuitos de autoteste para células sequenciais em bibliotecas de células, por meio do desenvolvimento de vetores de teste que possam ser aplicados utilizando máquinas de estados finitos.
publishDate 2016
dc.date.none.fl_str_mv 2016
2020-05-18T20:23:13Z
2020-05-18T20:23:13Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv AVELAR, Helder Henrique. Projeto de um gerador de circuitos para validação de portas lógicas sequenciais. 2016. 65 f. Dissertação (Mestrado em Engenharia da Computação) – Centro de Ciências Computacionais, Universidade Federal do Rio Grande, Rio Grande, 2016.
http://repositorio.furg.br/handle/1/8729
identifier_str_mv AVELAR, Helder Henrique. Projeto de um gerador de circuitos para validação de portas lógicas sequenciais. 2016. 65 f. Dissertação (Mestrado em Engenharia da Computação) – Centro de Ciências Computacionais, Universidade Federal do Rio Grande, Rio Grande, 2016.
url http://repositorio.furg.br/handle/1/8729
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da FURG (RI FURG)
instname:Universidade Federal do Rio Grande (FURG)
instacron:FURG
instname_str Universidade Federal do Rio Grande (FURG)
instacron_str FURG
institution FURG
reponame_str Repositório Institucional da FURG (RI FURG)
collection Repositório Institucional da FURG (RI FURG)
repository.name.fl_str_mv Repositório Institucional da FURG (RI FURG) - Universidade Federal do Rio Grande (FURG)
repository.mail.fl_str_mv
_version_ 1813187255452303360

Registros relacionados