Fast Poisson solver para sistema híbrido reconfigurável

Detalhes bibliográficos
Autor(a) principal: Vitor Conrado Faria Gomes
Data de Publicação: 2012
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações do INPE
Texto Completo: http://urlib.net/sid.inpe.br/mtc-m19/2012/05.10.19.52
Resumo: A computação híbrida é uma técnica que vem ganhando destaque no cenário de computação alto desempenho, sendo considerada uma alternativa viável para sistemas que requerem processamento intensivo. Com essa abordagem, é possível utilizar dispositivos arquiteturalmente diferentes que cooperam com processadores de propósito geral na solução de aplicações críticas. No contexto de computação híbrida reconfigurável, FPGAs são configurados como coprocessadores especializados para o processamento de núcleos intensivos. De maneira geral, a solução de problemas científicos necessita de uso intensivo de processamento. Neste trabalho, tem-se por objetivo explorar algoritmos eficientes integrados a arquiteturas de alto desempenho reconfiguráveis, para conhecer o potencial do uso de FPGAs combinados com processadores de propósito geral. Para isso, é proposta uma arquitetura para uma solução da classe de \textit{fast Poisson solver}, que é aplicada em um sistema híbrido reconfigurável. Para essa solução, foi projetado e implementado um coprocessador baseado em FPGA para realizar a computação da transformada de Fourier, que é a região mais intensiva da aplicação. A fim maximizar o uso deste recurso, foi desenvolvido um esquema de endereçamento de memória específico para a computação da FFT. As soluções apresentadas nesse trabalho são avaliadas sob três diferentes abordagens. A primeira avaliação é feita no contexto do desempenho da solução híbrida do \textit{fast Poisson solver} em relação a uma aplicação de referência. A segunda avaliação é realizada do ponto de vista da solução em hardware, onde o número de ciclos é utilizado como métrica. Por fim, foi realizada uma avalição de desempenho da execução da FFT em FPGA frente a uma tradicional biblioteca em software, considerando os tempos medidos e uma estimativa calculada. Os resultados obtidos nesses testes apresentam ganhos de desempenho para as execuções utilizando FPGA como coprocessador, sendo repetido esse comportamento nas estimativas realizadas.
id INPE_de20cabb5ec7a5d0fc46288146aae41f
oai_identifier_str oai:urlib.net:sid.inpe.br/mtc-m19/2012/05.10.19.52.56-0
network_acronym_str INPE
network_name_str Biblioteca Digital de Teses e Dissertações do INPE
spelling info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisFast Poisson solver para sistema híbrido reconfigurávelA fast Poisson solver for hybrid reconfigurable system2012-05-25Haroldo Fraga de Campos VelhoAndrea Schwertner CharãoEduardo MarquesVitor Conrado Faria GomesInstituto Nacional de Pesquisas Espaciais (INPE)Programa de Pós-Graduação do INPE em Computação AplicadaINPEBRfast poisson solvertransformada rápida de Fourier (FFT)computação híbridaCray XD1fast poisson solverfast Fourier transform (FFT)heterogeneous computingCray XD1A computação híbrida é uma técnica que vem ganhando destaque no cenário de computação alto desempenho, sendo considerada uma alternativa viável para sistemas que requerem processamento intensivo. Com essa abordagem, é possível utilizar dispositivos arquiteturalmente diferentes que cooperam com processadores de propósito geral na solução de aplicações críticas. No contexto de computação híbrida reconfigurável, FPGAs são configurados como coprocessadores especializados para o processamento de núcleos intensivos. De maneira geral, a solução de problemas científicos necessita de uso intensivo de processamento. Neste trabalho, tem-se por objetivo explorar algoritmos eficientes integrados a arquiteturas de alto desempenho reconfiguráveis, para conhecer o potencial do uso de FPGAs combinados com processadores de propósito geral. Para isso, é proposta uma arquitetura para uma solução da classe de \textit{fast Poisson solver}, que é aplicada em um sistema híbrido reconfigurável. Para essa solução, foi projetado e implementado um coprocessador baseado em FPGA para realizar a computação da transformada de Fourier, que é a região mais intensiva da aplicação. A fim maximizar o uso deste recurso, foi desenvolvido um esquema de endereçamento de memória específico para a computação da FFT. As soluções apresentadas nesse trabalho são avaliadas sob três diferentes abordagens. A primeira avaliação é feita no contexto do desempenho da solução híbrida do \textit{fast Poisson solver} em relação a uma aplicação de referência. A segunda avaliação é realizada do ponto de vista da solução em hardware, onde o número de ciclos é utilizado como métrica. Por fim, foi realizada uma avalição de desempenho da execução da FFT em FPGA frente a uma tradicional biblioteca em software, considerando os tempos medidos e uma estimativa calculada. Os resultados obtidos nesses testes apresentam ganhos de desempenho para as execuções utilizando FPGA como coprocessador, sendo repetido esse comportamento nas estimativas realizadas.Hybrid computation technique has gained prominence in the high-performance com-puting scenario, and is considered a viable option for systems that require intensive processing. With this approach, different devices can cooperate with general purpose processors in the solution of critical applications. In the context of hybrid reconfigurable computing, FPGAs are configured as specialized coprocessors for the processing of core intensive. Generally, the solution of scientific problems need intensive processing. The main goal of this work is explore efficient algorithms integrated with high-performance reconfigurable architectures, to meet the potential of using FPGAs combined with general purpose processors. For this, we propose an architecture for a solution of the class of fast Poisson solver, which is implemented in a reconfigurable hybrid system. For it, we designed and implemented a FPGA-based coprocessor to perform the computation of the Fourier transform, which is the most intensive region of application. In order to maximize the use of this resource, we developed a specific scheme for addressing memory for computing the FFT. The solutions presented in this work are evaluated under three different approaches. The first evaluation is made in the context of the performance of hybrid solution of fast Poisson solver relative to a reference application. The second evaluation is performed in terms of hardware solution, where the number of cycles is used as metric. Finally, we conducted a performance evaluation of the implementation of FFT in FPGA compared to a traditional library software, considering the time measured and a calculated estimate. The results of these tests show performance gains for the executions using FPGA as coprocessor, and repeated this behavior in the estimates.http://urlib.net/sid.inpe.br/mtc-m19/2012/05.10.19.52info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Teses e Dissertações do INPEinstname:Instituto Nacional de Pesquisas Espaciais (INPE)instacron:INPE2021-07-31T06:53:53Zoai:urlib.net:sid.inpe.br/mtc-m19/2012/05.10.19.52.56-0Biblioteca Digital de Teses e Dissertaçõeshttp://bibdigital.sid.inpe.br/PUBhttp://bibdigital.sid.inpe.br/col/iconet.com.br/banon/2003/11.21.21.08/doc/oai.cgiopendoar:32772021-07-31 06:53:53.314Biblioteca Digital de Teses e Dissertações do INPE - Instituto Nacional de Pesquisas Espaciais (INPE)false
dc.title.pt.fl_str_mv Fast Poisson solver para sistema híbrido reconfigurável
dc.title.alternative.en.fl_str_mv A fast Poisson solver for hybrid reconfigurable system
title Fast Poisson solver para sistema híbrido reconfigurável
spellingShingle Fast Poisson solver para sistema híbrido reconfigurável
Vitor Conrado Faria Gomes
title_short Fast Poisson solver para sistema híbrido reconfigurável
title_full Fast Poisson solver para sistema híbrido reconfigurável
title_fullStr Fast Poisson solver para sistema híbrido reconfigurável
title_full_unstemmed Fast Poisson solver para sistema híbrido reconfigurável
title_sort Fast Poisson solver para sistema híbrido reconfigurável
author Vitor Conrado Faria Gomes
author_facet Vitor Conrado Faria Gomes
author_role author
dc.contributor.advisor1.fl_str_mv Haroldo Fraga de Campos Velho
dc.contributor.advisor2.fl_str_mv Andrea Schwertner Charão
dc.contributor.referee1.fl_str_mv Eduardo Marques
dc.contributor.author.fl_str_mv Vitor Conrado Faria Gomes
contributor_str_mv Haroldo Fraga de Campos Velho
Andrea Schwertner Charão
Eduardo Marques
dc.description.abstract.por.fl_txt_mv A computação híbrida é uma técnica que vem ganhando destaque no cenário de computação alto desempenho, sendo considerada uma alternativa viável para sistemas que requerem processamento intensivo. Com essa abordagem, é possível utilizar dispositivos arquiteturalmente diferentes que cooperam com processadores de propósito geral na solução de aplicações críticas. No contexto de computação híbrida reconfigurável, FPGAs são configurados como coprocessadores especializados para o processamento de núcleos intensivos. De maneira geral, a solução de problemas científicos necessita de uso intensivo de processamento. Neste trabalho, tem-se por objetivo explorar algoritmos eficientes integrados a arquiteturas de alto desempenho reconfiguráveis, para conhecer o potencial do uso de FPGAs combinados com processadores de propósito geral. Para isso, é proposta uma arquitetura para uma solução da classe de \textit{fast Poisson solver}, que é aplicada em um sistema híbrido reconfigurável. Para essa solução, foi projetado e implementado um coprocessador baseado em FPGA para realizar a computação da transformada de Fourier, que é a região mais intensiva da aplicação. A fim maximizar o uso deste recurso, foi desenvolvido um esquema de endereçamento de memória específico para a computação da FFT. As soluções apresentadas nesse trabalho são avaliadas sob três diferentes abordagens. A primeira avaliação é feita no contexto do desempenho da solução híbrida do \textit{fast Poisson solver} em relação a uma aplicação de referência. A segunda avaliação é realizada do ponto de vista da solução em hardware, onde o número de ciclos é utilizado como métrica. Por fim, foi realizada uma avalição de desempenho da execução da FFT em FPGA frente a uma tradicional biblioteca em software, considerando os tempos medidos e uma estimativa calculada. Os resultados obtidos nesses testes apresentam ganhos de desempenho para as execuções utilizando FPGA como coprocessador, sendo repetido esse comportamento nas estimativas realizadas.
dc.description.abstract.eng.fl_txt_mv Hybrid computation technique has gained prominence in the high-performance com-puting scenario, and is considered a viable option for systems that require intensive processing. With this approach, different devices can cooperate with general purpose processors in the solution of critical applications. In the context of hybrid reconfigurable computing, FPGAs are configured as specialized coprocessors for the processing of core intensive. Generally, the solution of scientific problems need intensive processing. The main goal of this work is explore efficient algorithms integrated with high-performance reconfigurable architectures, to meet the potential of using FPGAs combined with general purpose processors. For this, we propose an architecture for a solution of the class of fast Poisson solver, which is implemented in a reconfigurable hybrid system. For it, we designed and implemented a FPGA-based coprocessor to perform the computation of the Fourier transform, which is the most intensive region of application. In order to maximize the use of this resource, we developed a specific scheme for addressing memory for computing the FFT. The solutions presented in this work are evaluated under three different approaches. The first evaluation is made in the context of the performance of hybrid solution of fast Poisson solver relative to a reference application. The second evaluation is performed in terms of hardware solution, where the number of cycles is used as metric. Finally, we conducted a performance evaluation of the implementation of FFT in FPGA compared to a traditional library software, considering the time measured and a calculated estimate. The results of these tests show performance gains for the executions using FPGA as coprocessor, and repeated this behavior in the estimates.
description A computação híbrida é uma técnica que vem ganhando destaque no cenário de computação alto desempenho, sendo considerada uma alternativa viável para sistemas que requerem processamento intensivo. Com essa abordagem, é possível utilizar dispositivos arquiteturalmente diferentes que cooperam com processadores de propósito geral na solução de aplicações críticas. No contexto de computação híbrida reconfigurável, FPGAs são configurados como coprocessadores especializados para o processamento de núcleos intensivos. De maneira geral, a solução de problemas científicos necessita de uso intensivo de processamento. Neste trabalho, tem-se por objetivo explorar algoritmos eficientes integrados a arquiteturas de alto desempenho reconfiguráveis, para conhecer o potencial do uso de FPGAs combinados com processadores de propósito geral. Para isso, é proposta uma arquitetura para uma solução da classe de \textit{fast Poisson solver}, que é aplicada em um sistema híbrido reconfigurável. Para essa solução, foi projetado e implementado um coprocessador baseado em FPGA para realizar a computação da transformada de Fourier, que é a região mais intensiva da aplicação. A fim maximizar o uso deste recurso, foi desenvolvido um esquema de endereçamento de memória específico para a computação da FFT. As soluções apresentadas nesse trabalho são avaliadas sob três diferentes abordagens. A primeira avaliação é feita no contexto do desempenho da solução híbrida do \textit{fast Poisson solver} em relação a uma aplicação de referência. A segunda avaliação é realizada do ponto de vista da solução em hardware, onde o número de ciclos é utilizado como métrica. Por fim, foi realizada uma avalição de desempenho da execução da FFT em FPGA frente a uma tradicional biblioteca em software, considerando os tempos medidos e uma estimativa calculada. Os resultados obtidos nesses testes apresentam ganhos de desempenho para as execuções utilizando FPGA como coprocessador, sendo repetido esse comportamento nas estimativas realizadas.
publishDate 2012
dc.date.issued.fl_str_mv 2012-05-25
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
status_str publishedVersion
format masterThesis
dc.identifier.uri.fl_str_mv http://urlib.net/sid.inpe.br/mtc-m19/2012/05.10.19.52
url http://urlib.net/sid.inpe.br/mtc-m19/2012/05.10.19.52
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Instituto Nacional de Pesquisas Espaciais (INPE)
dc.publisher.program.fl_str_mv Programa de Pós-Graduação do INPE em Computação Aplicada
dc.publisher.initials.fl_str_mv INPE
dc.publisher.country.fl_str_mv BR
publisher.none.fl_str_mv Instituto Nacional de Pesquisas Espaciais (INPE)
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações do INPE
instname:Instituto Nacional de Pesquisas Espaciais (INPE)
instacron:INPE
reponame_str Biblioteca Digital de Teses e Dissertações do INPE
collection Biblioteca Digital de Teses e Dissertações do INPE
instname_str Instituto Nacional de Pesquisas Espaciais (INPE)
instacron_str INPE
institution INPE
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações do INPE - Instituto Nacional de Pesquisas Espaciais (INPE)
repository.mail.fl_str_mv
publisher_program_txtF_mv Programa de Pós-Graduação do INPE em Computação Aplicada
contributor_advisor1_txtF_mv Haroldo Fraga de Campos Velho
_version_ 1706809354568597504