Fast Poisson solver para sistema híbrido reconfigurável

• Autor(a) principal: Vitor Conrado Faria Gomes
• Data de Publicação: 2012
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações do INPE
• Texto Completo: http://urlib.net/sid.inpe.br/mtc-m19/2012/05.10.19.52

A computação híbrida é uma técnica que vem ganhando destaque no cenário de computação alto desempenho, sendo considerada uma alternativa viável para sistemas que requerem processamento intensivo. Com essa abordagem, é possível utilizar dispositivos arquiteturalmente diferentes que cooperam com processadores de propósito geral na solução de aplicações críticas. No contexto de computação híbrida reconfigurável, FPGAs são configurados como coprocessadores especializados para o processamento de núcleos intensivos. De maneira geral, a solução de problemas científicos necessita de uso intensivo de processamento. Neste trabalho, tem-se por objetivo explorar algoritmos eficientes integrados a arquiteturas de alto desempenho reconfiguráveis, para conhecer o potencial do uso de FPGAs combinados com processadores de propósito geral. Para isso, é proposta uma arquitetura para uma solução da classe de \textit{fast Poisson solver}, que é aplicada em um sistema híbrido reconfigurável. Para essa solução, foi projetado e implementado um coprocessador baseado em FPGA para realizar a computação da transformada de Fourier, que é a região mais intensiva da aplicação. A fim maximizar o uso deste recurso, foi desenvolvido um esquema de endereçamento de memória específico para a computação da FFT. As soluções apresentadas nesse trabalho são avaliadas sob três diferentes abordagens. A primeira avaliação é feita no contexto do desempenho da solução híbrida do \textit{fast Poisson solver} em relação a uma aplicação de referência. A segunda avaliação é realizada do ponto de vista da solução em hardware, onde o número de ciclos é utilizado como métrica. Por fim, foi realizada uma avalição de desempenho da execução da FFT em FPGA frente a uma tradicional biblioteca em software, considerando os tempos medidos e uma estimativa calculada. Os resultados obtidos nesses testes apresentam ganhos de desempenho para as execuções utilizando FPGA como coprocessador, sendo repetido esse comportamento nas estimativas realizadas.