Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas
Autor(a) principal: | |
---|---|
Data de Publicação: | 1993 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Teses e Dissertações do ITA |
Texto Completo: | http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1763 |
Resumo: | O uso de técnicas de processamento paralelo tem se tornado bastante comum na implementação de sistemas computacionais de alto desempenho. Uma destas técnicas, o uso de múltiplos processadores independentes ligados a um sistema de memória compartilhado(normalmente denominada paralelismo MIMD fortemente acoplado), tem sido pesquisado de maneira especial, devido a sua flexibilidade e facilidade de programação. No entanto, a implementação de sistemas de memória compartilhada apresenta diversos desafios, porque um único sistema deve atender a acessos de diversos processadores rapidamente, e ainda assim apresentar um custo aceitável. Diversas propostas para estes sistemas são apresentadas neste trabalho, com atenção especial para cachês locais com mecanismos dinâmicos de garantia de consistência. Entre os mecanismos de consistência, são abordados os protocolos de posse de blocos(adequados a cachês copy-back), protocolos write-through e protocolos orientados por software (adequado a caches write-through)Este trabalho envolve simulações de algumas arquiteturas básicas, através de um simulador de multiprocessadores alimentado com programas de álgebra linear. Da-se especial atenção a comparação entre sistemas baseados em cachês copy-back e nos baseados em cachês write-through, considerando mecanismos de consistência baseados em hardware. Mostra-se que, apesar de exigirem uma largura de faixamaior para a memória principal, sistemas de cachês write-through são menos sensíveis a codificação dos programas do que os sistemas com cachês copy-back, apresentando desempenho melhor quando ha muito compartilhamento de dados. |
id |
ITA_b53845015c35eb03a33ff0e76c481254 |
---|---|
oai_identifier_str |
oai:agregador.ibict.br.BDTD_ITA:oai:ita.br:1763 |
network_acronym_str |
ITA |
network_name_str |
Biblioteca Digital de Teses e Dissertações do ITA |
spelling |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladasArquitetura de multiprocessadoresMultiprocessadores (computadores)Programas de computadoresMemória (computadores)Processamento em paralelo (computadores)Multiprocessamento (computadores)ProtocolosComputaçãoO uso de técnicas de processamento paralelo tem se tornado bastante comum na implementação de sistemas computacionais de alto desempenho. Uma destas técnicas, o uso de múltiplos processadores independentes ligados a um sistema de memória compartilhado(normalmente denominada paralelismo MIMD fortemente acoplado), tem sido pesquisado de maneira especial, devido a sua flexibilidade e facilidade de programação. No entanto, a implementação de sistemas de memória compartilhada apresenta diversos desafios, porque um único sistema deve atender a acessos de diversos processadores rapidamente, e ainda assim apresentar um custo aceitável. Diversas propostas para estes sistemas são apresentadas neste trabalho, com atenção especial para cachês locais com mecanismos dinâmicos de garantia de consistência. Entre os mecanismos de consistência, são abordados os protocolos de posse de blocos(adequados a cachês copy-back), protocolos write-through e protocolos orientados por software (adequado a caches write-through)Este trabalho envolve simulações de algumas arquiteturas básicas, através de um simulador de multiprocessadores alimentado com programas de álgebra linear. Da-se especial atenção a comparação entre sistemas baseados em cachês copy-back e nos baseados em cachês write-through, considerando mecanismos de consistência baseados em hardware. Mostra-se que, apesar de exigirem uma largura de faixamaior para a memória principal, sistemas de cachês write-through são menos sensíveis a codificação dos programas do que os sistemas com cachês copy-back, apresentando desempenho melhor quando ha muito compartilhamento de dados.Instituto Tecnológico de AeronáuticaOsvaldo Catsumi ImamuraCarlos Eduardo Rodrigues Alves1993-07-01info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1763reponame:Biblioteca Digital de Teses e Dissertações do ITAinstname:Instituto Tecnológico de Aeronáuticainstacron:ITAporinfo:eu-repo/semantics/openAccessapplication/pdf2019-02-02T14:02:48Zoai:agregador.ibict.br.BDTD_ITA:oai:ita.br:1763http://oai.bdtd.ibict.br/requestopendoar:null2020-05-28 19:37:12.168Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáuticatrue |
dc.title.none.fl_str_mv |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas |
title |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas |
spellingShingle |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas Carlos Eduardo Rodrigues Alves Arquitetura de multiprocessadores Multiprocessadores (computadores) Programas de computadores Memória (computadores) Processamento em paralelo (computadores) Multiprocessamento (computadores) Protocolos Computação |
title_short |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas |
title_full |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas |
title_fullStr |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas |
title_full_unstemmed |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas |
title_sort |
Estudo de arquiteturas de memória para máquinas MIMD fortemente acopladas |
author |
Carlos Eduardo Rodrigues Alves |
author_facet |
Carlos Eduardo Rodrigues Alves |
author_role |
author |
dc.contributor.none.fl_str_mv |
Osvaldo Catsumi Imamura |
dc.contributor.author.fl_str_mv |
Carlos Eduardo Rodrigues Alves |
dc.subject.por.fl_str_mv |
Arquitetura de multiprocessadores Multiprocessadores (computadores) Programas de computadores Memória (computadores) Processamento em paralelo (computadores) Multiprocessamento (computadores) Protocolos Computação |
topic |
Arquitetura de multiprocessadores Multiprocessadores (computadores) Programas de computadores Memória (computadores) Processamento em paralelo (computadores) Multiprocessamento (computadores) Protocolos Computação |
dc.description.none.fl_txt_mv |
O uso de técnicas de processamento paralelo tem se tornado bastante comum na implementação de sistemas computacionais de alto desempenho. Uma destas técnicas, o uso de múltiplos processadores independentes ligados a um sistema de memória compartilhado(normalmente denominada paralelismo MIMD fortemente acoplado), tem sido pesquisado de maneira especial, devido a sua flexibilidade e facilidade de programação. No entanto, a implementação de sistemas de memória compartilhada apresenta diversos desafios, porque um único sistema deve atender a acessos de diversos processadores rapidamente, e ainda assim apresentar um custo aceitável. Diversas propostas para estes sistemas são apresentadas neste trabalho, com atenção especial para cachês locais com mecanismos dinâmicos de garantia de consistência. Entre os mecanismos de consistência, são abordados os protocolos de posse de blocos(adequados a cachês copy-back), protocolos write-through e protocolos orientados por software (adequado a caches write-through)Este trabalho envolve simulações de algumas arquiteturas básicas, através de um simulador de multiprocessadores alimentado com programas de álgebra linear. Da-se especial atenção a comparação entre sistemas baseados em cachês copy-back e nos baseados em cachês write-through, considerando mecanismos de consistência baseados em hardware. Mostra-se que, apesar de exigirem uma largura de faixamaior para a memória principal, sistemas de cachês write-through são menos sensíveis a codificação dos programas do que os sistemas com cachês copy-back, apresentando desempenho melhor quando ha muito compartilhamento de dados. |
description |
O uso de técnicas de processamento paralelo tem se tornado bastante comum na implementação de sistemas computacionais de alto desempenho. Uma destas técnicas, o uso de múltiplos processadores independentes ligados a um sistema de memória compartilhado(normalmente denominada paralelismo MIMD fortemente acoplado), tem sido pesquisado de maneira especial, devido a sua flexibilidade e facilidade de programação. No entanto, a implementação de sistemas de memória compartilhada apresenta diversos desafios, porque um único sistema deve atender a acessos de diversos processadores rapidamente, e ainda assim apresentar um custo aceitável. Diversas propostas para estes sistemas são apresentadas neste trabalho, com atenção especial para cachês locais com mecanismos dinâmicos de garantia de consistência. Entre os mecanismos de consistência, são abordados os protocolos de posse de blocos(adequados a cachês copy-back), protocolos write-through e protocolos orientados por software (adequado a caches write-through)Este trabalho envolve simulações de algumas arquiteturas básicas, através de um simulador de multiprocessadores alimentado com programas de álgebra linear. Da-se especial atenção a comparação entre sistemas baseados em cachês copy-back e nos baseados em cachês write-through, considerando mecanismos de consistência baseados em hardware. Mostra-se que, apesar de exigirem uma largura de faixamaior para a memória principal, sistemas de cachês write-through são menos sensíveis a codificação dos programas do que os sistemas com cachês copy-back, apresentando desempenho melhor quando ha muito compartilhamento de dados. |
publishDate |
1993 |
dc.date.none.fl_str_mv |
1993-07-01 |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/publishedVersion info:eu-repo/semantics/masterThesis |
status_str |
publishedVersion |
format |
masterThesis |
dc.identifier.uri.fl_str_mv |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1763 |
url |
http://www.bd.bibl.ita.br/tde_busca/arquivo.php?codArquivo=1763 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
publisher.none.fl_str_mv |
Instituto Tecnológico de Aeronáutica |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Teses e Dissertações do ITA instname:Instituto Tecnológico de Aeronáutica instacron:ITA |
reponame_str |
Biblioteca Digital de Teses e Dissertações do ITA |
collection |
Biblioteca Digital de Teses e Dissertações do ITA |
instname_str |
Instituto Tecnológico de Aeronáutica |
instacron_str |
ITA |
institution |
ITA |
repository.name.fl_str_mv |
Biblioteca Digital de Teses e Dissertações do ITA - Instituto Tecnológico de Aeronáutica |
repository.mail.fl_str_mv |
|
subject_por_txtF_mv |
Arquitetura de multiprocessadores Multiprocessadores (computadores) Programas de computadores Memória (computadores) Processamento em paralelo (computadores) Multiprocessamento (computadores) Protocolos Computação |
_version_ |
1706809274089340928 |