GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS
Autor(a) principal: | |
---|---|
Data de Publicação: | 2005 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Institucional da PUC-RIO (Projeto Maxwell) |
Texto Completo: | https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@1 https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@2 |
Resumo: | O principal objetivo desta dissertação consiste na geração de novas funcionalidades inteligentes em redes ópticas associadas aos protocolos IP e Gigabit Ethernet, através da utilização de circuitos integrados programáveis operando na taxa do Gigabit. A padronização Ethernet é apresentada através das camadas PHY e MAC, destacando suas funções, interfaces e os tipos de chips disponíveis no mercado. A camada PHY do padrão Ethernet para meios ópticos é detalhada. Algumas tecnologias de chips são discutidas, entre elas o crescimento dedicado, os ASICs, as NPUs e as tecnologias programáveis: FPGAs e CPLDs. O conceito de inteligência óptica e o perfil de camadas equivalentes associados a este conceito são introduzidos. Um novo elemento de rede dedicado à inserção de sinalização na camada óptica é apresentado, destacando-se sua estrutura, sua realização, seu detalhamento para utilização em redes. Diversas montagens experimentais com o elemento desenvolvido são utilizadas para demonstrar as características do sistema, entre elas a eficiência da utilização da tecnologia de FPGAs e a transparência da inteligência na camada óptica para o padrão Ethernet. |
id |
PUC_RIO-1_2695072a805014db6464520460b50319 |
---|---|
oai_identifier_str |
oai:MAXWELL.puc-rio.br:6678 |
network_acronym_str |
PUC_RIO-1 |
network_name_str |
Repositório Institucional da PUC-RIO (Projeto Maxwell) |
repository_id_str |
534 |
spelling |
info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisGENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS GERAÇÃO DE INTELIGÊNCIA ÓPTICA EM REDES ETHERNET / IP 2005-04-06MARBEY MANHAES MOSSO29812909753lattes.cnpq.br/2823311385551955ABELARDO PODCAMENIMARBEY MANHAES MOSSORICARDO GUERRA PEREIRARICARDO GUERRA PEREIRAMANOEL ALBERTO RODRIGUES NETO08111145705HENRIQUE JOSE PINTO PORTELA DA SILVAPONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIROPPG EM ENGENHARIA ELÉTRICAPUC-RioBRO principal objetivo desta dissertação consiste na geração de novas funcionalidades inteligentes em redes ópticas associadas aos protocolos IP e Gigabit Ethernet, através da utilização de circuitos integrados programáveis operando na taxa do Gigabit. A padronização Ethernet é apresentada através das camadas PHY e MAC, destacando suas funções, interfaces e os tipos de chips disponíveis no mercado. A camada PHY do padrão Ethernet para meios ópticos é detalhada. Algumas tecnologias de chips são discutidas, entre elas o crescimento dedicado, os ASICs, as NPUs e as tecnologias programáveis: FPGAs e CPLDs. O conceito de inteligência óptica e o perfil de camadas equivalentes associados a este conceito são introduzidos. Um novo elemento de rede dedicado à inserção de sinalização na camada óptica é apresentado, destacando-se sua estrutura, sua realização, seu detalhamento para utilização em redes. Diversas montagens experimentais com o elemento desenvolvido são utilizadas para demonstrar as características do sistema, entre elas a eficiência da utilização da tecnologia de FPGAs e a transparência da inteligência na camada óptica para o padrão Ethernet.The main objective of this work is the generation of new functionalities in optical networks, associated to the Ethernet and IP protocols, by the use of programmable integrated circuits operating in Gigabit rates. The Ethernet standard is presented through its PHY and MAC layers, highlighting its functions, interfaces and the types of commercially available ICs. The Ethernet standard PHY layer for optical media is described. Some IC technologies are discussed, such as dedicated growth, ASICs, NPUs and the programmable technologies: FPGAs e CPLDs. The concept of built-in optical intelligence and a new layers model associated to it are presented. A new network element, dedicated to the insertion of signaling in the optical layer is also presented, and special attention is dedicated to its structure, to its implementation and to the aspects of its use in networks. Several experimental setups using the developed element are shown, demonstrating the characteristics of the system, particularly the efficiency obtained by the use of FPGA technology and the transparency of the optical intelligence with respect to the Ethernet standard.COORDENAÇÃO DE APERFEIÇOAMENTO DO PESSOAL DE ENSINO SUPERIORhttps://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@1https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@2porreponame:Repositório Institucional da PUC-RIO (Projeto Maxwell)instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)instacron:PUC_RIOinfo:eu-repo/semantics/openAccess2022-11-01T12:43:59Zoai:MAXWELL.puc-rio.br:6678Repositório InstitucionalPRIhttps://www.maxwell.vrac.puc-rio.br/ibict.phpopendoar:5342018-07-23T00:00Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)false |
dc.title.en.fl_str_mv |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS |
dc.title.alternative.pt.fl_str_mv |
GERAÇÃO DE INTELIGÊNCIA ÓPTICA EM REDES ETHERNET / IP |
title |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS |
spellingShingle |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS HENRIQUE JOSE PINTO PORTELA DA SILVA |
title_short |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS |
title_full |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS |
title_fullStr |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS |
title_full_unstemmed |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS |
title_sort |
GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS |
dc.creator.Lattes.none.fl_str_mv |
|
author |
HENRIQUE JOSE PINTO PORTELA DA SILVA |
author_facet |
HENRIQUE JOSE PINTO PORTELA DA SILVA |
author_role |
author |
dc.contributor.advisor1.fl_str_mv |
MARBEY MANHAES MOSSO |
dc.contributor.advisor1ID.fl_str_mv |
29812909753 |
dc.contributor.advisor1Lattes.fl_str_mv |
lattes.cnpq.br/2823311385551955 |
dc.contributor.referee1.fl_str_mv |
ABELARDO PODCAMENI |
dc.contributor.referee2.fl_str_mv |
MARBEY MANHAES MOSSO |
dc.contributor.referee3.fl_str_mv |
RICARDO GUERRA PEREIRA |
dc.contributor.referee4.fl_str_mv |
RICARDO GUERRA PEREIRA |
dc.contributor.referee5.fl_str_mv |
MANOEL ALBERTO RODRIGUES NETO |
dc.contributor.authorID.fl_str_mv |
08111145705 |
dc.contributor.author.fl_str_mv |
HENRIQUE JOSE PINTO PORTELA DA SILVA |
contributor_str_mv |
MARBEY MANHAES MOSSO ABELARDO PODCAMENI MARBEY MANHAES MOSSO RICARDO GUERRA PEREIRA RICARDO GUERRA PEREIRA MANOEL ALBERTO RODRIGUES NETO |
description |
O principal objetivo desta dissertação consiste na geração de novas funcionalidades inteligentes em redes ópticas associadas aos protocolos IP e Gigabit Ethernet, através da utilização de circuitos integrados programáveis operando na taxa do Gigabit. A padronização Ethernet é apresentada através das camadas PHY e MAC, destacando suas funções, interfaces e os tipos de chips disponíveis no mercado. A camada PHY do padrão Ethernet para meios ópticos é detalhada. Algumas tecnologias de chips são discutidas, entre elas o crescimento dedicado, os ASICs, as NPUs e as tecnologias programáveis: FPGAs e CPLDs. O conceito de inteligência óptica e o perfil de camadas equivalentes associados a este conceito são introduzidos. Um novo elemento de rede dedicado à inserção de sinalização na camada óptica é apresentado, destacando-se sua estrutura, sua realização, seu detalhamento para utilização em redes. Diversas montagens experimentais com o elemento desenvolvido são utilizadas para demonstrar as características do sistema, entre elas a eficiência da utilização da tecnologia de FPGAs e a transparência da inteligência na camada óptica para o padrão Ethernet. |
publishDate |
2005 |
dc.date.issued.fl_str_mv |
2005-04-06 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@1 https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@2 |
url |
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@1 https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@2 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO |
dc.publisher.program.fl_str_mv |
PPG EM ENGENHARIA ELÉTRICA |
dc.publisher.initials.fl_str_mv |
PUC-Rio |
dc.publisher.country.fl_str_mv |
BR |
publisher.none.fl_str_mv |
PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da PUC-RIO (Projeto Maxwell) instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO) instacron:PUC_RIO |
instname_str |
Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO) |
instacron_str |
PUC_RIO |
institution |
PUC_RIO |
reponame_str |
Repositório Institucional da PUC-RIO (Projeto Maxwell) |
collection |
Repositório Institucional da PUC-RIO (Projeto Maxwell) |
repository.name.fl_str_mv |
Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO) |
repository.mail.fl_str_mv |
|
_version_ |
1748324883992936448 |