[en] GENERATION OF BUILT-IN OPTICAL INTELIGENCE ON ETHERNET / IP NETWORKS

• Autor(a) principal: HENRIQUE JOSE PINTO PORTELA DA SILVA
• Data de Publicação: 2005
• Tipo de documento: Outros
• Idioma: por
• Título da fonte: Repositório Institucional da PUC-RIO (Projeto Maxwell)
• Texto Completo: https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@1; https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=6678@2; http://doi.org/10.17771/PUCRio.acad.6678
• topic: [pt] INTERNET; [pt] IP; [pt] ASIC; [pt] FPGA; [pt] INTELIGENCIA OPTICA; [pt] REDE; [pt] PROCESSADORES DE REDE; [pt] REDES OPTICAS; [pt] GIGABIT ETHERNET; [en] INTERNET; [en] IP; [en] ASIC; [en] FPGA; [en] OPTICAL INTELIGENCE; [en] NETWORK; [en] NETWORK PROCESSORS; [en] OPTICAL NETWORKS; [en] GIGABIT ETHERNET

[pt] O principal objetivo desta dissertação consiste na geração de novas funcionalidades inteligentes em redes ópticas associadas aos protocolos IP e Gigabit Ethernet, através da utilização de circuitos integrados programáveis operando na taxa do Gigabit. A padronização Ethernet é apresentada através das camadas PHY e MAC, destacando suas funções, interfaces e os tipos de chips disponíveis no mercado. A camada PHY do padrão Ethernet para meios ópticos é detalhada. Algumas tecnologias de chips são discutidas, entre elas o crescimento dedicado, os ASICs, as NPUs e as tecnologias programáveis: FPGAs e CPLDs. O conceito de inteligência óptica e o perfil de camadas equivalentes associados a este conceito são introduzidos. Um novo elemento de rede dedicado à inserção de sinalização na camada óptica é apresentado, destacando-se sua estrutura, sua realização, seu detalhamento para utilização em redes. Diversas montagens experimentais com o elemento desenvolvido são utilizadas para demonstrar as características do sistema, entre elas a eficiência da utilização da tecnologia de FPGAs e a transparência da inteligência na camada óptica para o padrão Ethernet.