A DATAPATH GENERATING SYSTEM

Detalhes bibliográficos
Autor(a) principal: ALEXANDRE JOSE REIS SANTORO
Data de Publicação: 1991
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da PUC-RIO (Projeto Maxwell)
Texto Completo: https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@2
Resumo: Programas de computador já vem sendo utilizados há muito tempo no projeto de circuitos integrados, principalmente para verificação e simulação. Os anos 80 viram surgir os compiladores de silício, novas ferramentas para a geração automática de estruturas e leiautes. O sistema apresentado nesse trabalho permite a geração automática do leiaute de uma via de dados (conjunto de registradores e ALUs) a partir de uma descrição de seu tamanho e componentes. É também apresentado um gerador de leiautes gate matrix com facilidades para posicionamento de terminais, utilizando para a criação das células da biblioteca do gerador de vias. São discutidos também os problemas envolvidos nas diversas etapas de geração, assim como as soluções encontradas.
id PUC_RIO-1_269eb3b9b32b3ad4fd9ea7efd600761c
oai_identifier_str oai:MAXWELL.puc-rio.br:14554
network_acronym_str PUC_RIO-1
network_name_str Repositório Institucional da PUC-RIO (Projeto Maxwell)
repository_id_str 534
spelling info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisA DATAPATH GENERATING SYSTEM SISTEMA GERADOR DE VIA DE DADOS 1991-04-23REYNALDO SIGILIAO DA COSTARAUL QUEIROZ FEITOSAREYNALDO SIGILIAO DA COSTAJULIO SALEK AUDEJULIUS CESAR BARRETO LEITEALEXANDRE JOSE REIS SANTOROPONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIROPPG EM ENGENHARIA ELÉTRICAPUC-RioBRProgramas de computador já vem sendo utilizados há muito tempo no projeto de circuitos integrados, principalmente para verificação e simulação. Os anos 80 viram surgir os compiladores de silício, novas ferramentas para a geração automática de estruturas e leiautes. O sistema apresentado nesse trabalho permite a geração automática do leiaute de uma via de dados (conjunto de registradores e ALUs) a partir de uma descrição de seu tamanho e componentes. É também apresentado um gerador de leiautes gate matrix com facilidades para posicionamento de terminais, utilizando para a criação das células da biblioteca do gerador de vias. São discutidos também os problemas envolvidos nas diversas etapas de geração, assim como as soluções encontradas.Computer programs have been used for a long time in the design of integrated circuits, specially for verification and simulation. In the 80s silicon compilers appeared, a newkind of tool used for circuit synthesis and layout generation. The system here presented permits the automatic generation of the layout of a datapath (a collection of registers and ALUs) from a specification containing the number of bits and functions desired. A gate matrix layout generator with facilities for placing terminals is also presented, as a tool for creating the necessary cells for the datapath library. The several problems involved on layout generation are discussed, as well as the solutions employed.https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@1https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@2porreponame:Repositório Institucional da PUC-RIO (Projeto Maxwell)instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)instacron:PUC_RIOinfo:eu-repo/semantics/openAccess2022-11-01T13:05:57Zoai:MAXWELL.puc-rio.br:14554Repositório InstitucionalPRIhttps://www.maxwell.vrac.puc-rio.br/ibict.phpopendoar:5342017-09-14T00:00Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)false
dc.title.en.fl_str_mv A DATAPATH GENERATING SYSTEM
dc.title.alternative.pt.fl_str_mv SISTEMA GERADOR DE VIA DE DADOS
title A DATAPATH GENERATING SYSTEM
spellingShingle A DATAPATH GENERATING SYSTEM
ALEXANDRE JOSE REIS SANTORO
title_short A DATAPATH GENERATING SYSTEM
title_full A DATAPATH GENERATING SYSTEM
title_fullStr A DATAPATH GENERATING SYSTEM
title_full_unstemmed A DATAPATH GENERATING SYSTEM
title_sort A DATAPATH GENERATING SYSTEM
dc.creator.ID.none.fl_str_mv
dc.creator.Lattes.none.fl_str_mv
author ALEXANDRE JOSE REIS SANTORO
author_facet ALEXANDRE JOSE REIS SANTORO
author_role author
dc.contributor.advisor1ID.none.fl_str_mv
dc.contributor.advisor1Lattes.none.fl_str_mv
dc.contributor.advisor1.fl_str_mv REYNALDO SIGILIAO DA COSTA
dc.contributor.referee1.fl_str_mv RAUL QUEIROZ FEITOSA
dc.contributor.referee2.fl_str_mv REYNALDO SIGILIAO DA COSTA
dc.contributor.referee3.fl_str_mv JULIO SALEK AUDE
dc.contributor.referee4.fl_str_mv JULIUS CESAR BARRETO LEITE
dc.contributor.author.fl_str_mv ALEXANDRE JOSE REIS SANTORO
contributor_str_mv REYNALDO SIGILIAO DA COSTA
RAUL QUEIROZ FEITOSA
REYNALDO SIGILIAO DA COSTA
JULIO SALEK AUDE
JULIUS CESAR BARRETO LEITE
description Programas de computador já vem sendo utilizados há muito tempo no projeto de circuitos integrados, principalmente para verificação e simulação. Os anos 80 viram surgir os compiladores de silício, novas ferramentas para a geração automática de estruturas e leiautes. O sistema apresentado nesse trabalho permite a geração automática do leiaute de uma via de dados (conjunto de registradores e ALUs) a partir de uma descrição de seu tamanho e componentes. É também apresentado um gerador de leiautes gate matrix com facilidades para posicionamento de terminais, utilizando para a criação das células da biblioteca do gerador de vias. São discutidos também os problemas envolvidos nas diversas etapas de geração, assim como as soluções encontradas.
publishDate 1991
dc.date.issued.fl_str_mv 1991-04-23
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@2
url https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@1
https://www.maxwell.vrac.puc-rio.br/colecao.php?strSecao=resultado&nrSeq=14554@2
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO
dc.publisher.program.fl_str_mv PPG EM ENGENHARIA ELÉTRICA
dc.publisher.initials.fl_str_mv PUC-Rio
dc.publisher.country.fl_str_mv BR
publisher.none.fl_str_mv PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO
dc.source.none.fl_str_mv reponame:Repositório Institucional da PUC-RIO (Projeto Maxwell)
instname:Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
instacron:PUC_RIO
instname_str Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
instacron_str PUC_RIO
institution PUC_RIO
reponame_str Repositório Institucional da PUC-RIO (Projeto Maxwell)
collection Repositório Institucional da PUC-RIO (Projeto Maxwell)
repository.name.fl_str_mv Repositório Institucional da PUC-RIO (Projeto Maxwell) - Pontifícia Universidade Católica do Rio de Janeiro (PUC-RIO)
repository.mail.fl_str_mv
_version_ 1748324903469187072

Registros relacionados