Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes

Detalhes bibliográficos
Autor(a) principal: Carara, Everton Alceu
Data de Publicação: 2008
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da PUC_RS
Texto Completo: http://tede2.pucrs.br/tede2/handle/tede/5027
Resumo: Os ganhos de desempenho proporcionados pelas arquiteturas paralelas não estão relacionados somente ao poder computacional dos vários elementos de processamento. A arquitetura de interconexão, responsável pela intercomunicação dos elementos de processamento, tem um papel relevante no desempenho geral do sistema. Redes intra-chip (NoCs) podem ser vistas como a principal arquitetura de interconexão responsável pelo futuro das tecnologias multiprocessadas, as quais estão rapidamente prevalecendo em SoCs. Atualmente, existem inúmeros projetos de NoCs disponíveis, os quais focam diferentes aspectos desse tipo de arquitetura de interconexão. Alguns aspectos relevantes considerados durante o projeto de NoCs são a capacidade de atingir QoS (Quality-of-Service), a redução de latência, a redução do consumo de energia e o mapeamento de aplicações. Este trabalho propõem diversos mecanismos para otimizar o desempenho das NoCs, contribuindo para que elas tornem-se a arquitetura de interconexão prevalente em SoCs multiprocessados modernos. Os mecanismos propostos abrangem diferentes aspectos relativos à otimização de desempenho como latência, vazão, contenção e tempo total para a transmissão de conjuntos de pacotes. As avaliações realizadas apresentam ganhos de desempenho relativos a todos mecanismos propostos, comprovando a eficiência dos mesmos.
id P_RS_c88f4edf641fde6455f805b326dc3da4
oai_identifier_str oai:tede2.pucrs.br:tede/5027
network_acronym_str P_RS
network_name_str Biblioteca Digital de Teses e Dissertações da PUC_RS
repository_id_str
spelling Moraes, Fernando GehmCPF:47776382000http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4782943Z2CPF:80349870004http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4731784J3Carara, Everton Alceu2015-04-14T14:49:01Z2008-10-212008-01-10CARARA, Everton Alceu. Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes. 2008. 94 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2008.http://tede2.pucrs.br/tede2/handle/tede/5027Made available in DSpace on 2015-04-14T14:49:01Z (GMT). No. of bitstreams: 1 406062.pdf: 2385085 bytes, checksum: 62d70d388418da7e6c2bcbc8ef6285b8 (MD5) Previous issue date: 2008-01-10Os ganhos de desempenho proporcionados pelas arquiteturas paralelas não estão relacionados somente ao poder computacional dos vários elementos de processamento. A arquitetura de interconexão, responsável pela intercomunicação dos elementos de processamento, tem um papel relevante no desempenho geral do sistema. Redes intra-chip (NoCs) podem ser vistas como a principal arquitetura de interconexão responsável pelo futuro das tecnologias multiprocessadas, as quais estão rapidamente prevalecendo em SoCs. Atualmente, existem inúmeros projetos de NoCs disponíveis, os quais focam diferentes aspectos desse tipo de arquitetura de interconexão. Alguns aspectos relevantes considerados durante o projeto de NoCs são a capacidade de atingir QoS (Quality-of-Service), a redução de latência, a redução do consumo de energia e o mapeamento de aplicações. Este trabalho propõem diversos mecanismos para otimizar o desempenho das NoCs, contribuindo para que elas tornem-se a arquitetura de interconexão prevalente em SoCs multiprocessados modernos. Os mecanismos propostos abrangem diferentes aspectos relativos à otimização de desempenho como latência, vazão, contenção e tempo total para a transmissão de conjuntos de pacotes. As avaliações realizadas apresentam ganhos de desempenho relativos a todos mecanismos propostos, comprovando a eficiência dos mesmos.application/pdfhttp://tede2.pucrs.br:80/tede2/retrieve/13762/406062.pdf.jpgporPontifícia Universidade Católica do Rio Grande do SulPrograma de Pós-Graduação em Ciência da ComputaçãoPUCRSBRFaculdade de InformácaINFORMÁTICAARQUITETURA DE REDESCOMUNICAÇÃO DE DADOSROTEAMENTO - REDES DE COMPUTADORESCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOEstratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesis19749965330812744705006001946639708616176246info:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da PUC_RSinstname:Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)instacron:PUC_RSTHUMBNAIL406062.pdf.jpg406062.pdf.jpgimage/jpeg3737http://tede2.pucrs.br/tede2/bitstream/tede/5027/3/406062.pdf.jpg31cb4e6a621067141d2c64455f5f8d9eMD53TEXT406062.pdf.txt406062.pdf.txttext/plain31703http://tede2.pucrs.br/tede2/bitstream/tede/5027/2/406062.pdf.txt1fec1a434e16dc433fea96d9e48227acMD52ORIGINAL406062.pdfapplication/pdf2385085http://tede2.pucrs.br/tede2/bitstream/tede/5027/1/406062.pdf62d70d388418da7e6c2bcbc8ef6285b8MD51tede/50272015-04-17 11:57:30.843oai:tede2.pucrs.br:tede/5027Biblioteca Digital de Teses e Dissertaçõeshttp://tede2.pucrs.br/tede2/PRIhttps://tede2.pucrs.br/oai/requestbiblioteca.central@pucrs.br||opendoar:2015-04-17T14:57:30Biblioteca Digital de Teses e Dissertações da PUC_RS - Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)false
dc.title.por.fl_str_mv Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
title Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
spellingShingle Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
Carara, Everton Alceu
INFORMÁTICA
ARQUITETURA DE REDES
COMUNICAÇÃO DE DADOS
ROTEAMENTO - REDES DE COMPUTADORES
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
title_full Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
title_fullStr Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
title_full_unstemmed Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
title_sort Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes
author Carara, Everton Alceu
author_facet Carara, Everton Alceu
author_role author
dc.contributor.advisor1.fl_str_mv Moraes, Fernando Gehm
dc.contributor.advisor1ID.fl_str_mv CPF:47776382000
dc.contributor.advisor1Lattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4782943Z2
dc.contributor.authorID.fl_str_mv CPF:80349870004
dc.contributor.authorLattes.fl_str_mv http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4731784J3
dc.contributor.author.fl_str_mv Carara, Everton Alceu
contributor_str_mv Moraes, Fernando Gehm
dc.subject.por.fl_str_mv INFORMÁTICA
ARQUITETURA DE REDES
COMUNICAÇÃO DE DADOS
ROTEAMENTO - REDES DE COMPUTADORES
topic INFORMÁTICA
ARQUITETURA DE REDES
COMUNICAÇÃO DE DADOS
ROTEAMENTO - REDES DE COMPUTADORES
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description Os ganhos de desempenho proporcionados pelas arquiteturas paralelas não estão relacionados somente ao poder computacional dos vários elementos de processamento. A arquitetura de interconexão, responsável pela intercomunicação dos elementos de processamento, tem um papel relevante no desempenho geral do sistema. Redes intra-chip (NoCs) podem ser vistas como a principal arquitetura de interconexão responsável pelo futuro das tecnologias multiprocessadas, as quais estão rapidamente prevalecendo em SoCs. Atualmente, existem inúmeros projetos de NoCs disponíveis, os quais focam diferentes aspectos desse tipo de arquitetura de interconexão. Alguns aspectos relevantes considerados durante o projeto de NoCs são a capacidade de atingir QoS (Quality-of-Service), a redução de latência, a redução do consumo de energia e o mapeamento de aplicações. Este trabalho propõem diversos mecanismos para otimizar o desempenho das NoCs, contribuindo para que elas tornem-se a arquitetura de interconexão prevalente em SoCs multiprocessados modernos. Os mecanismos propostos abrangem diferentes aspectos relativos à otimização de desempenho como latência, vazão, contenção e tempo total para a transmissão de conjuntos de pacotes. As avaliações realizadas apresentam ganhos de desempenho relativos a todos mecanismos propostos, comprovando a eficiência dos mesmos.
publishDate 2008
dc.date.available.fl_str_mv 2008-10-21
dc.date.issued.fl_str_mv 2008-01-10
dc.date.accessioned.fl_str_mv 2015-04-14T14:49:01Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv CARARA, Everton Alceu. Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes. 2008. 94 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2008.
dc.identifier.uri.fl_str_mv http://tede2.pucrs.br/tede2/handle/tede/5027
identifier_str_mv CARARA, Everton Alceu. Estratégias para otimização de desempenho em redes intra-chip : implementação e avaliação sobre as redes Hermes. 2008. 94 f. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul, Porto Alegre, 2008.
url http://tede2.pucrs.br/tede2/handle/tede/5027
dc.language.iso.fl_str_mv por
language por
dc.relation.program.fl_str_mv 1974996533081274470
dc.relation.confidence.fl_str_mv 500
600
dc.relation.department.fl_str_mv 1946639708616176246
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Pontifícia Universidade Católica do Rio Grande do Sul
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Ciência da Computação
dc.publisher.initials.fl_str_mv PUCRS
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Faculdade de Informáca
publisher.none.fl_str_mv Pontifícia Universidade Católica do Rio Grande do Sul
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da PUC_RS
instname:Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)
instacron:PUC_RS
instname_str Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)
instacron_str PUC_RS
institution PUC_RS
reponame_str Biblioteca Digital de Teses e Dissertações da PUC_RS
collection Biblioteca Digital de Teses e Dissertações da PUC_RS
bitstream.url.fl_str_mv http://tede2.pucrs.br/tede2/bitstream/tede/5027/3/406062.pdf.jpg
http://tede2.pucrs.br/tede2/bitstream/tede/5027/2/406062.pdf.txt
http://tede2.pucrs.br/tede2/bitstream/tede/5027/1/406062.pdf
bitstream.checksum.fl_str_mv 31cb4e6a621067141d2c64455f5f8d9e
1fec1a434e16dc433fea96d9e48227ac
62d70d388418da7e6c2bcbc8ef6285b8
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da PUC_RS - Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS)
repository.mail.fl_str_mv biblioteca.central@pucrs.br||
_version_ 1799765304764530688

Registros relacionados