JPEG decoder implementation on FPGA using dynamic partial reconfiguration
Autor(a) principal: | |
---|---|
Data de Publicação: | 2015 |
Tipo de documento: | Dissertação |
Idioma: | eng |
Título da fonte: | Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
Texto Completo: | http://hdl.handle.net/10400.21/5375 |
Resumo: | Trabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia de Electrónica e telecomunicações |
id |
RCAP_626c75bd629b8497aa5cad19b9098c66 |
---|---|
oai_identifier_str |
oai:repositorio.ipl.pt:10400.21/5375 |
network_acronym_str |
RCAP |
network_name_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository_id_str |
7160 |
spelling |
JPEG decoder implementation on FPGA using dynamic partial reconfigurationDynamic reconfigurationReconfigurable computingJPEG image decodingField-programmable gate arrayReconfiguração dinâmicaSistemas computacionais reconfiguráveisDecodificação de imagens JPEGTrabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia de Electrónica e telecomunicaçõesEsta tese descreve o estudo realizado sobre o tema de Sistemas Computacionais Reconfiguráveis utilizando Field-Programmable Gate Array (FPGA). Sistemas Computacionais Reconfiguráveis é um conceito tão antigo como a computação utilizando circuitos electrónicos. Para explorar os aspetos práticos do conceito, foi implementado um descodificador de imagens codificadas em sistema Baseline JPEGsobre uma FPGA da família Zynq™-7000. Realizado todo o trabalho de desenho, implementação e depuração do descodificador utilizando métodos tradicionais de implementação estática da lógica na FPGA, foi posteriormente realizado o trabalho de adaptação do descodificador desenvolvido para implementação na mesma FPGA utilizando métodos de implementação com reconfiguração parcialdinâmica. Este novo método tem como objetivo principal a realização de um descodificador funcional utilizando apenas uma parte dos recursos lógicos da FPGA quando comparado com a implementação estática do descodificador. A utilização de reconfiguração dinâmica tem como consequência um incremento da complexidade do sistema, originando, numa perspetiva macro, diferenças entre ambos os descodificadores, mas globalmente baseados nos mesmos critérios de desenho e partilhando grande parte dos módulos internos. São ainda descritos os passos para atingir o objetivo, de forma a clarificar o processo de reconfiguração parcial dinâmica para uma aplicação em eventuais novos critérios de projeto e diferentes cenários de aplicação. Esta tese explora ainda o desenvolvimento de sistemas auxiliares que permitem a descodificação direta de ficheiros .jpg e a sua apresentação num monitor VGA.Abstract: This thesis describes a study conducted in Reconfigurable Computing using a Field-Programmable Gate Array (FPGA). Reconfigurable Computing is a concept almost as old as high-speed electronic computing itself. To explore the practical aspects of the concept, a Baseline JPEG image decoder was implemented over a Zynq™-7000 family FPGA. After using traditional methods for the design, implementation and debugging of static decoder logic, the work path was set to adapt the decoder to be implemented on the same FPGA using methods based on Dynamic Partial Reconfiguration. Using this approach the main objective was to develop a working decoder with only a subset of the used resources ofthe FPGA when compared to static implementation of the similar decoder. The dynamic partial reconfiguration brings some additional complexity to the system resulting on two different decoders from a macro perspective view but globally relying on the same design considerations and that share the majority of the internal modules. The steps to achieve the objective are described in order to clarify the dynamic partial reconfiguration process and to eventually open new design possibilities that can be exploited in different application scenarios. The thesis also explores the development of auxiliary systems to enable the ability to decode direct .jpg files and present them on a VGA monitor.Instituto Superior de Engenharia de LisboaVéstias, Mário PereiraRCIPLRodrigues, Tiago Augusto Nunes2015-11-18T15:52:47Z2015-062015-06-01T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://hdl.handle.net/10400.21/5375TID:201223546engRODRIGUES, Tiago Augusto Nunes - JPEG decoder implementation on FPGA using dynamic partial reconfiguration. Lisboa: Instituto Superior de Engenharia de Lisboa, 2015. Dissertação de mestrado.info:eu-repo/semantics/openAccessreponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAP2023-08-03T09:48:40Zoai:repositorio.ipl.pt:10400.21/5375Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T20:14:39.088231Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse |
dc.title.none.fl_str_mv |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration |
title |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration |
spellingShingle |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration Rodrigues, Tiago Augusto Nunes Dynamic reconfiguration Reconfigurable computing JPEG image decoding Field-programmable gate array Reconfiguração dinâmica Sistemas computacionais reconfiguráveis Decodificação de imagens JPEG |
title_short |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration |
title_full |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration |
title_fullStr |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration |
title_full_unstemmed |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration |
title_sort |
JPEG decoder implementation on FPGA using dynamic partial reconfiguration |
author |
Rodrigues, Tiago Augusto Nunes |
author_facet |
Rodrigues, Tiago Augusto Nunes |
author_role |
author |
dc.contributor.none.fl_str_mv |
Véstias, Mário Pereira RCIPL |
dc.contributor.author.fl_str_mv |
Rodrigues, Tiago Augusto Nunes |
dc.subject.por.fl_str_mv |
Dynamic reconfiguration Reconfigurable computing JPEG image decoding Field-programmable gate array Reconfiguração dinâmica Sistemas computacionais reconfiguráveis Decodificação de imagens JPEG |
topic |
Dynamic reconfiguration Reconfigurable computing JPEG image decoding Field-programmable gate array Reconfiguração dinâmica Sistemas computacionais reconfiguráveis Decodificação de imagens JPEG |
description |
Trabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia de Electrónica e telecomunicações |
publishDate |
2015 |
dc.date.none.fl_str_mv |
2015-11-18T15:52:47Z 2015-06 2015-06-01T00:00:00Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10400.21/5375 TID:201223546 |
url |
http://hdl.handle.net/10400.21/5375 |
identifier_str_mv |
TID:201223546 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.relation.none.fl_str_mv |
RODRIGUES, Tiago Augusto Nunes - JPEG decoder implementation on FPGA using dynamic partial reconfiguration. Lisboa: Instituto Superior de Engenharia de Lisboa, 2015. Dissertação de mestrado. |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
Instituto Superior de Engenharia de Lisboa |
publisher.none.fl_str_mv |
Instituto Superior de Engenharia de Lisboa |
dc.source.none.fl_str_mv |
reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação instacron:RCAAP |
instname_str |
Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
instacron_str |
RCAAP |
institution |
RCAAP |
reponame_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
collection |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository.name.fl_str_mv |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
repository.mail.fl_str_mv |
|
_version_ |
1799133404412772352 |