Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE
Autor(a) principal: | |
---|---|
Data de Publicação: | 2017 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
Texto Completo: | http://hdl.handle.net/10362/61575 |
Resumo: | As malhas de captura de fase (PLLs) são sistemas de realimentação negativa, cuja a fun-ção é reduzir a diferença de fase entre o sinal de referência e o sinal na saída do oscilador con-trolado por tensão. De um ponto de vista geral um PLL é constituído por um detetor de fase, oscilador controlado por tensão e por um filtro passa-baixo. O bom funcionamento do PLL de-pende de um bom funcionamento de cada um desses blocos individualmente. Embora os PLLs sejam dispositivos muito utilizados em diversas áreas, o seu projeto é dificultado pelo demasiado tempo de simulação elétrica em malha fechada. Esta dissertação surge com o intuito de desenvolver modelos comportamentais para redu-ção de tempo de simulação. Esses modelos comportamentais foram desenvolvidos utilizando uma linguagem de descrição de hardware denominada verilogA. Inicialmente, foram desenvolvidos modelos comportamentais ideais e posteriormente fo-ram desenvolvidos os não ideais (introdução do jitter). As simulações de cada um dos componentes e do sistema PLL (ideal e não ideal) comple-to, foram feitas utilizando o ambiente CADENCE. De acordo com os resultados de simulações foi possível verificar que tanto para PLL ideal como também para não PLL ideal, existe um sin-cronismo tanto na fase como na frequência, entre o sinal de referência e o sinal de realimenta-ção. Esses resultados de simulações foram obtidos na ordem de microssegundos (desta forma resolvendo o problema de demasiado tempo de simulação). |
id |
RCAP_6c3840bd5260586b440ab5a1e47bb00d |
---|---|
oai_identifier_str |
oai:run.unl.pt:10362/61575 |
network_acronym_str |
RCAP |
network_name_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository_id_str |
7160 |
spelling |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCEPLL (Malha de Captura de Fase)VCO (Oscilador Controlado por Ten-são)PFD (Detetor de Fase/Frequência)LPF (Filtro Passa-Baixo)FD (Divisor de Frequência)Domínio/Área Científica::Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e InformáticaAs malhas de captura de fase (PLLs) são sistemas de realimentação negativa, cuja a fun-ção é reduzir a diferença de fase entre o sinal de referência e o sinal na saída do oscilador con-trolado por tensão. De um ponto de vista geral um PLL é constituído por um detetor de fase, oscilador controlado por tensão e por um filtro passa-baixo. O bom funcionamento do PLL de-pende de um bom funcionamento de cada um desses blocos individualmente. Embora os PLLs sejam dispositivos muito utilizados em diversas áreas, o seu projeto é dificultado pelo demasiado tempo de simulação elétrica em malha fechada. Esta dissertação surge com o intuito de desenvolver modelos comportamentais para redu-ção de tempo de simulação. Esses modelos comportamentais foram desenvolvidos utilizando uma linguagem de descrição de hardware denominada verilogA. Inicialmente, foram desenvolvidos modelos comportamentais ideais e posteriormente fo-ram desenvolvidos os não ideais (introdução do jitter). As simulações de cada um dos componentes e do sistema PLL (ideal e não ideal) comple-to, foram feitas utilizando o ambiente CADENCE. De acordo com os resultados de simulações foi possível verificar que tanto para PLL ideal como também para não PLL ideal, existe um sin-cronismo tanto na fase como na frequência, entre o sinal de referência e o sinal de realimenta-ção. Esses resultados de simulações foram obtidos na ordem de microssegundos (desta forma resolvendo o problema de demasiado tempo de simulação).Fino, Maria HelenaRUNLandim, Alexsandro Fortes Varela2019-02-25T15:54:31Z2017-1120172017-11-01T00:00:00Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisapplication/pdfhttp://hdl.handle.net/10362/61575porinfo:eu-repo/semantics/openAccessreponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAP2024-03-11T04:29:16Zoai:run.unl.pt:10362/61575Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-20T03:33:39.069957Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse |
dc.title.none.fl_str_mv |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE |
title |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE |
spellingShingle |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE Landim, Alexsandro Fortes Varela PLL (Malha de Captura de Fase) VCO (Oscilador Controlado por Ten-são) PFD (Detetor de Fase/Frequência) LPF (Filtro Passa-Baixo) FD (Divisor de Frequência) Domínio/Área Científica::Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática |
title_short |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE |
title_full |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE |
title_fullStr |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE |
title_full_unstemmed |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE |
title_sort |
Desenvolvimento de modelo comportamental de PLLs e sua integração no ambiente CADENCE |
author |
Landim, Alexsandro Fortes Varela |
author_facet |
Landim, Alexsandro Fortes Varela |
author_role |
author |
dc.contributor.none.fl_str_mv |
Fino, Maria Helena RUN |
dc.contributor.author.fl_str_mv |
Landim, Alexsandro Fortes Varela |
dc.subject.por.fl_str_mv |
PLL (Malha de Captura de Fase) VCO (Oscilador Controlado por Ten-são) PFD (Detetor de Fase/Frequência) LPF (Filtro Passa-Baixo) FD (Divisor de Frequência) Domínio/Área Científica::Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática |
topic |
PLL (Malha de Captura de Fase) VCO (Oscilador Controlado por Ten-são) PFD (Detetor de Fase/Frequência) LPF (Filtro Passa-Baixo) FD (Divisor de Frequência) Domínio/Área Científica::Engenharia e Tecnologia::Engenharia Eletrotécnica, Eletrónica e Informática |
description |
As malhas de captura de fase (PLLs) são sistemas de realimentação negativa, cuja a fun-ção é reduzir a diferença de fase entre o sinal de referência e o sinal na saída do oscilador con-trolado por tensão. De um ponto de vista geral um PLL é constituído por um detetor de fase, oscilador controlado por tensão e por um filtro passa-baixo. O bom funcionamento do PLL de-pende de um bom funcionamento de cada um desses blocos individualmente. Embora os PLLs sejam dispositivos muito utilizados em diversas áreas, o seu projeto é dificultado pelo demasiado tempo de simulação elétrica em malha fechada. Esta dissertação surge com o intuito de desenvolver modelos comportamentais para redu-ção de tempo de simulação. Esses modelos comportamentais foram desenvolvidos utilizando uma linguagem de descrição de hardware denominada verilogA. Inicialmente, foram desenvolvidos modelos comportamentais ideais e posteriormente fo-ram desenvolvidos os não ideais (introdução do jitter). As simulações de cada um dos componentes e do sistema PLL (ideal e não ideal) comple-to, foram feitas utilizando o ambiente CADENCE. De acordo com os resultados de simulações foi possível verificar que tanto para PLL ideal como também para não PLL ideal, existe um sin-cronismo tanto na fase como na frequência, entre o sinal de referência e o sinal de realimenta-ção. Esses resultados de simulações foram obtidos na ordem de microssegundos (desta forma resolvendo o problema de demasiado tempo de simulação). |
publishDate |
2017 |
dc.date.none.fl_str_mv |
2017-11 2017 2017-11-01T00:00:00Z 2019-02-25T15:54:31Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10362/61575 |
url |
http://hdl.handle.net/10362/61575 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação instacron:RCAAP |
instname_str |
Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
instacron_str |
RCAAP |
institution |
RCAAP |
reponame_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
collection |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository.name.fl_str_mv |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
repository.mail.fl_str_mv |
|
_version_ |
1799137958279774208 |