Modelagem de um PLL e projeto de VCO para transceptor ZigBee
Autor(a) principal: | |
---|---|
Data de Publicação: | 2015 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Biblioteca Digital de Monografias da UnB |
Texto Completo: | http://bdm.unb.br/handle/10483/11347 |
Resumo: | Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, Curso de Engenharia Eletrônica, 2015. |
id |
UNB-2_19b67bdb25ca52c6f2f3d2aa868dcca0 |
---|---|
oai_identifier_str |
oai:bdm.unb.br:10483/11347 |
network_acronym_str |
UNB-2 |
network_name_str |
Biblioteca Digital de Monografias da UnB |
repository_id_str |
11571 |
spelling |
Guimarães, Thiago Almeida NunesAmaral, Wellington Avelino doGUIMARÃES, Thiago Almeida Nunes. Modelagem de um PLL e projeto de VCO para transceptor ZigBee. 2015. 178 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2015.http://bdm.unb.br/handle/10483/11347Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, Curso de Engenharia Eletrônica, 2015.A fim de estabelecer redes de comunicação sem fio (WSN) que agreguem baixo custo, baixo consumo, baixa taxa de transmissão de dados, confiabilidade e segurança, o protocolo ZigBee (IEEE 802.15.4) aparece como uma excelente alternativa, podendo ser aplicado em diversos contextos e finalidades, por exemplo em Smart Grids. O objetivo deste trabalho é a modelagem de um Phase Locked Loop (PLL) e projeto de um Oscilador Controlado por Tensão (VCO) para transceptor ZigBee. O projeto foi desenvolvido com auxílio das ferramentas Cadence seguindo a metodologia de projetos Top-Down. O Verilog-AMS foi a linguagem de descrição de hardware utilizada na modelagem, a qual possibilita a análise comportamental e simulação mista. Este trabalho foi dividido em duas partes: fundamentos teóricos (feito no TCC1) e implementação, realizada na disciplina TCC2. Na primeira parte, o levantamento inicial das especificações dos circuitos foram apresentados, resultando na proposta da topologia do PLL e em possíveis topologias para o VCO tanque LC. Na segunda parte, o sistema PLL foi completamente modelado usando Verilog-AMS e o VCO foi projetado em nível transistor, utilizando a tecnologia CMOS TSMC 0.18um. Os outros blocos que compõem o sistema PLL foram desenvolvidos em nível transistor por outros alunos. Em paralelo com o trabalho de modelagem, simulações mistas, utilizando os circuitos desenvolvidos neste trabalho bem como os circuitos desenvolvidos pelos outros alunos, foram realizadas mostrando resultados promissores. ________________________________________________________________________________ ABSTRACTIn order to establish Wireless Sensor Networks (WSN) which aggregate low cost, low power, low data rate, reliability and security, the ZigBee protocol (IEEE 802.15.4) appears as an excellent alternative and can be applied to many different contexts and proposes, e.g. Smart Grids. The objective of this work is to model a Phase Locked Loop (PLL) and designing a Voltage Controlled Oscillator (VCO) for a ZigBee transceiver. The project was developed using the Cadence tools following the Top-Down methodology for integrated circuit designs. The Verilog-AMS was the main hardware description language used in the modeling, making possible the behavioral analysis and mixed signal simulations. This academic work was divided in two parts: the theoretical foundation (done in the TCC1 discipline) and the implementation, accomplished in the TCC2 discipline. An initial survey of the circuits specifications was also done, resulting in a proposal of topologies for the PLL and the VCO LC-tank. In the TCC2 discipline, the PLL system was completely modeled using Verilog-AMS and the VCO was designed in transistor level, using the TSMC 0.18um CMOS technology. The other blocks that compound the PLL system were developed in transistor level by other students. In parallel with the modeling work, mixed signal simulations, using the circuits developed in this work as well as the circuits developed by other students, were carried out showing promising results.Submitted by Ruthlea Nascimento (ruthlea.nascimento@gmail.com) on 2015-11-04T20:13:40Z No. of bitstreams: 1 2015_ThiagoAlmeidaNunesGuimaraes.pdf: 5605115 bytes, checksum: 975898441324a929e9d86a46d5bc3e1e (MD5)Approved for entry into archive by Ruthlea Nascimento(ruthlea.nascimento@gmail.com) on 2015-11-05T14:44:48Z (GMT) No. of bitstreams: 1 2015_ThiagoAlmeidaNunesGuimaraes.pdf: 5605115 bytes, checksum: 975898441324a929e9d86a46d5bc3e1e (MD5)Made available in DSpace on 2015-11-05T14:44:49Z (GMT). No. of bitstreams: 1 2015_ThiagoAlmeidaNunesGuimaraes.pdf: 5605115 bytes, checksum: 975898441324a929e9d86a46d5bc3e1e (MD5)Phase Locked Loop (PLL)ZigBeeOscilador Controlado por Tensão (VCO)Sistemas de comunicação sem fioModelagem de um PLL e projeto de VCO para transceptor ZigBeeinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis2015-11-05T14:44:49Z2015-11-05T14:44:49Z2015-11-05T14:44:49Z2015info:eu-repo/semantics/openAccessporreponame:Biblioteca Digital de Monografias da UnBinstname:Universidade de Brasília (UnB)instacron:UNBORIGINAL2015_ThiagoAlmeidaNunesGuimaraes.pdf2015_ThiagoAlmeidaNunesGuimaraes.pdfapplication/pdf5605115http://bdm.unb.br/xmlui/bitstream/10483/11347/1/2015_ThiagoAlmeidaNunesGuimaraes.pdf975898441324a929e9d86a46d5bc3e1eMD51CC-LICENSElicense_rdflicense_rdfapplication/octet-stream23748http://bdm.unb.br/xmlui/bitstream/10483/11347/2/license_rdfb92763cfc0af52c7c868455edfaf3266MD52license_textlicense_textapplication/octet-stream0http://bdm.unb.br/xmlui/bitstream/10483/11347/3/license_textd41d8cd98f00b204e9800998ecf8427eMD53license_urllicense_urltext/plain49http://bdm.unb.br/xmlui/bitstream/10483/11347/4/license_url924993ce0b3ba389f79f32a1b2735415MD5410483/113472017-08-27 11:04:26.462oai:bdm.unb.br:10483/11347Biblioteca Digital de Monografiahttps://bdm.unb.br/PUBhttp://bdm.unb.br/oai/requestbdm@bce.unb.br||patricia@bce.unb.bropendoar:115712017-08-27T14:04:26Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB)false |
dc.title.en.fl_str_mv |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee |
title |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee |
spellingShingle |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee Guimarães, Thiago Almeida Nunes Phase Locked Loop (PLL) ZigBee Oscilador Controlado por Tensão (VCO) Sistemas de comunicação sem fio |
title_short |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee |
title_full |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee |
title_fullStr |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee |
title_full_unstemmed |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee |
title_sort |
Modelagem de um PLL e projeto de VCO para transceptor ZigBee |
author |
Guimarães, Thiago Almeida Nunes |
author_facet |
Guimarães, Thiago Almeida Nunes |
author_role |
author |
dc.contributor.author.fl_str_mv |
Guimarães, Thiago Almeida Nunes |
dc.contributor.advisor1.fl_str_mv |
Amaral, Wellington Avelino do |
contributor_str_mv |
Amaral, Wellington Avelino do |
dc.subject.keyword.en.fl_str_mv |
Phase Locked Loop (PLL) ZigBee Oscilador Controlado por Tensão (VCO) Sistemas de comunicação sem fio |
topic |
Phase Locked Loop (PLL) ZigBee Oscilador Controlado por Tensão (VCO) Sistemas de comunicação sem fio |
description |
Monografia (graduação)—Universidade de Brasília, Faculdade UnB Gama, Curso de Engenharia Eletrônica, 2015. |
publishDate |
2015 |
dc.date.submitted.none.fl_str_mv |
2015 |
dc.date.accessioned.fl_str_mv |
2015-11-05T14:44:49Z |
dc.date.available.fl_str_mv |
2015-11-05T14:44:49Z |
dc.date.issued.fl_str_mv |
2015-11-05T14:44:49Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.citation.fl_str_mv |
GUIMARÃES, Thiago Almeida Nunes. Modelagem de um PLL e projeto de VCO para transceptor ZigBee. 2015. 178 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2015. |
dc.identifier.uri.fl_str_mv |
http://bdm.unb.br/handle/10483/11347 |
identifier_str_mv |
GUIMARÃES, Thiago Almeida Nunes. Modelagem de um PLL e projeto de VCO para transceptor ZigBee. 2015. 178 f., il. Monografia (Bacharelado em Engenharia Eletrônica)—Universidade de Brasília, Brasília, 2015. |
url |
http://bdm.unb.br/handle/10483/11347 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.source.none.fl_str_mv |
reponame:Biblioteca Digital de Monografias da UnB instname:Universidade de Brasília (UnB) instacron:UNB |
instname_str |
Universidade de Brasília (UnB) |
instacron_str |
UNB |
institution |
UNB |
reponame_str |
Biblioteca Digital de Monografias da UnB |
collection |
Biblioteca Digital de Monografias da UnB |
bitstream.url.fl_str_mv |
http://bdm.unb.br/xmlui/bitstream/10483/11347/1/2015_ThiagoAlmeidaNunesGuimaraes.pdf http://bdm.unb.br/xmlui/bitstream/10483/11347/2/license_rdf http://bdm.unb.br/xmlui/bitstream/10483/11347/3/license_text http://bdm.unb.br/xmlui/bitstream/10483/11347/4/license_url |
bitstream.checksum.fl_str_mv |
975898441324a929e9d86a46d5bc3e1e b92763cfc0af52c7c868455edfaf3266 d41d8cd98f00b204e9800998ecf8427e 924993ce0b3ba389f79f32a1b2735415 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 |
repository.name.fl_str_mv |
Biblioteca Digital de Monografias da UnB - Universidade de Brasília (UnB) |
repository.mail.fl_str_mv |
bdm@bce.unb.br||patricia@bce.unb.br |
_version_ |
1801492974527315968 |