Modelação de um processador em VHDL

Detalhes bibliográficos
Autor(a) principal: Neto, André
Data de Publicação: 2008
Tipo de documento: Artigo
Idioma: por
Título da fonte: Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
Texto Completo: https://proa.ua.pt/index.php/revdeti/article/view/16947
Resumo: This paper describes the development of a MIPS based processor using VHDL language. It ilustrastes the maincomponents of a single cycle processor and how to describe them in VHDL. The target technology is an FPGA of Spartan3family.
id RCAP_a2ec6bf5a4bfb4102512446cf038afb5
oai_identifier_str oai:proa.ua.pt:article/16947
network_acronym_str RCAP
network_name_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository_id_str 7160
spelling Modelação de um processador em VHDLThis paper describes the development of a MIPS based processor using VHDL language. It ilustrastes the maincomponents of a single cycle processor and how to describe them in VHDL. The target technology is an FPGA of Spartan3family.Este artigo mostra o desenvolvimento de um processador baseado na arquitectura MIPS usando a linguagem VHDL. Apresenta os principais componentes de um processador single cycle e como os descrever usando VHDL. A tecnologia alvo é uma FPGA da família Spartan3.UA Editora2008-01-01T00:00:00Zjournal articleinfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionapplication/pdfhttps://proa.ua.pt/index.php/revdeti/article/view/16947oai:proa.ua.pt:article/16947Eletrónica e Telecomunicações; Vol 4 No 9 (2008); 991-997Eletrónica e Telecomunicações; vol. 4 n.º 9 (2008); 991-9972182-97721645-0493reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAPporhttps://proa.ua.pt/index.php/revdeti/article/view/16947https://proa.ua.pt/index.php/revdeti/article/view/16947/12027https://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessNeto, André2022-09-26T11:00:08Zoai:proa.ua.pt:article/16947Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T16:08:00.422256Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse
dc.title.none.fl_str_mv Modelação de um processador em VHDL
title Modelação de um processador em VHDL
spellingShingle Modelação de um processador em VHDL
Neto, André
title_short Modelação de um processador em VHDL
title_full Modelação de um processador em VHDL
title_fullStr Modelação de um processador em VHDL
title_full_unstemmed Modelação de um processador em VHDL
title_sort Modelação de um processador em VHDL
author Neto, André
author_facet Neto, André
author_role author
dc.contributor.author.fl_str_mv Neto, André
description This paper describes the development of a MIPS based processor using VHDL language. It ilustrastes the maincomponents of a single cycle processor and how to describe them in VHDL. The target technology is an FPGA of Spartan3family.
publishDate 2008
dc.date.none.fl_str_mv 2008-01-01T00:00:00Z
dc.type.driver.fl_str_mv journal article
info:eu-repo/semantics/article
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
format article
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://proa.ua.pt/index.php/revdeti/article/view/16947
oai:proa.ua.pt:article/16947
url https://proa.ua.pt/index.php/revdeti/article/view/16947
identifier_str_mv oai:proa.ua.pt:article/16947
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv https://proa.ua.pt/index.php/revdeti/article/view/16947
https://proa.ua.pt/index.php/revdeti/article/view/16947/12027
dc.rights.driver.fl_str_mv https://creativecommons.org/licenses/by/4.0/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv https://creativecommons.org/licenses/by/4.0/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv UA Editora
publisher.none.fl_str_mv UA Editora
dc.source.none.fl_str_mv Eletrónica e Telecomunicações; Vol 4 No 9 (2008); 991-997
Eletrónica e Telecomunicações; vol. 4 n.º 9 (2008); 991-997
2182-9772
1645-0493
reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron:RCAAP
instname_str Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
instacron_str RCAAP
institution RCAAP
reponame_str Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
collection Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)
repository.name.fl_str_mv Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação
repository.mail.fl_str_mv
_version_ 1799130538301194240

Registros relacionados