Hardware co-processor for the OReK real-time executive
Autor(a) principal: | |
---|---|
Data de Publicação: | 2010 |
Outros Autores: | |
Tipo de documento: | Artigo |
Idioma: | eng |
Título da fonte: | Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
Texto Completo: | https://proa.ua.pt/index.php/revdeti/article/view/16794 |
Resumo: | Este artigo discute os benefícios em utilizar um co-processador, para melhorar o determinismo e desempenho de um executivo de tempo-real. O co-processador proposto foi modelado numa linguagem de descrição de hardware(VHDL) e implementado num circuito reconfigurável (FPGA - Field Programmable Gate Array). Tem a capacidade de gerir (escalonamento, preempção e execução) várias tarefas tanto periódicas como aperiódicas. A preempção de uma tarefa que executa na Unidade de Processamento Central (CPU) é feita através de uma linha de pedidos de interrupção, que liga o co-processador ao CPU. Fontes externas de interrupção são ligadas ao co-processador para permitir uma activação controlada e despacho das respectivas tarefas de serviço.A validação e avaliação do executivo de tempo-real com a unidade de co-processamento, mostra um aumento significativo do determinismo e desempenho do sistema, quando comparado com o mesmo sistema mas sem a ajuda da unidade de co-processamento, ou seja, executando por completo em software. |
id |
RCAP_cf9b02b9708d655beb1f2aac67ad745f |
---|---|
oai_identifier_str |
oai:proa.ua.pt:article/16794 |
network_acronym_str |
RCAP |
network_name_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository_id_str |
7160 |
spelling |
Hardware co-processor for the OReK real-time executiveEste artigo discute os benefícios em utilizar um co-processador, para melhorar o determinismo e desempenho de um executivo de tempo-real. O co-processador proposto foi modelado numa linguagem de descrição de hardware(VHDL) e implementado num circuito reconfigurável (FPGA - Field Programmable Gate Array). Tem a capacidade de gerir (escalonamento, preempção e execução) várias tarefas tanto periódicas como aperiódicas. A preempção de uma tarefa que executa na Unidade de Processamento Central (CPU) é feita através de uma linha de pedidos de interrupção, que liga o co-processador ao CPU. Fontes externas de interrupção são ligadas ao co-processador para permitir uma activação controlada e despacho das respectivas tarefas de serviço.A validação e avaliação do executivo de tempo-real com a unidade de co-processamento, mostra um aumento significativo do determinismo e desempenho do sistema, quando comparado com o mesmo sistema mas sem a ajuda da unidade de co-processamento, ou seja, executando por completo em software.UA Editora2010-01-01T00:00:00Zjournal articleinfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionapplication/pdfhttps://proa.ua.pt/index.php/revdeti/article/view/16794oai:proa.ua.pt:article/16794Eletrónica e Telecomunicações; Vol 5 No 2 (2010); 160-166Eletrónica e Telecomunicações; vol. 5 n.º 2 (2010); 160-1662182-97721645-0493reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos)instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãoinstacron:RCAAPenghttps://proa.ua.pt/index.php/revdeti/article/view/16794https://proa.ua.pt/index.php/revdeti/article/view/16794/11898https://creativecommons.org/licenses/by/4.0/info:eu-repo/semantics/openAccessFerreira, Carlos MiguelOliveira, Arnaldo S. R.2022-09-26T11:00:05Zoai:proa.ua.pt:article/16794Portal AgregadorONGhttps://www.rcaap.pt/oai/openaireopendoar:71602024-03-19T16:07:58.427196Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informaçãofalse |
dc.title.none.fl_str_mv |
Hardware co-processor for the OReK real-time executive |
title |
Hardware co-processor for the OReK real-time executive |
spellingShingle |
Hardware co-processor for the OReK real-time executive Ferreira, Carlos Miguel |
title_short |
Hardware co-processor for the OReK real-time executive |
title_full |
Hardware co-processor for the OReK real-time executive |
title_fullStr |
Hardware co-processor for the OReK real-time executive |
title_full_unstemmed |
Hardware co-processor for the OReK real-time executive |
title_sort |
Hardware co-processor for the OReK real-time executive |
author |
Ferreira, Carlos Miguel |
author_facet |
Ferreira, Carlos Miguel Oliveira, Arnaldo S. R. |
author_role |
author |
author2 |
Oliveira, Arnaldo S. R. |
author2_role |
author |
dc.contributor.author.fl_str_mv |
Ferreira, Carlos Miguel Oliveira, Arnaldo S. R. |
description |
Este artigo discute os benefícios em utilizar um co-processador, para melhorar o determinismo e desempenho de um executivo de tempo-real. O co-processador proposto foi modelado numa linguagem de descrição de hardware(VHDL) e implementado num circuito reconfigurável (FPGA - Field Programmable Gate Array). Tem a capacidade de gerir (escalonamento, preempção e execução) várias tarefas tanto periódicas como aperiódicas. A preempção de uma tarefa que executa na Unidade de Processamento Central (CPU) é feita através de uma linha de pedidos de interrupção, que liga o co-processador ao CPU. Fontes externas de interrupção são ligadas ao co-processador para permitir uma activação controlada e despacho das respectivas tarefas de serviço.A validação e avaliação do executivo de tempo-real com a unidade de co-processamento, mostra um aumento significativo do determinismo e desempenho do sistema, quando comparado com o mesmo sistema mas sem a ajuda da unidade de co-processamento, ou seja, executando por completo em software. |
publishDate |
2010 |
dc.date.none.fl_str_mv |
2010-01-01T00:00:00Z |
dc.type.driver.fl_str_mv |
journal article info:eu-repo/semantics/article |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
format |
article |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
https://proa.ua.pt/index.php/revdeti/article/view/16794 oai:proa.ua.pt:article/16794 |
url |
https://proa.ua.pt/index.php/revdeti/article/view/16794 |
identifier_str_mv |
oai:proa.ua.pt:article/16794 |
dc.language.iso.fl_str_mv |
eng |
language |
eng |
dc.relation.none.fl_str_mv |
https://proa.ua.pt/index.php/revdeti/article/view/16794 https://proa.ua.pt/index.php/revdeti/article/view/16794/11898 |
dc.rights.driver.fl_str_mv |
https://creativecommons.org/licenses/by/4.0/ info:eu-repo/semantics/openAccess |
rights_invalid_str_mv |
https://creativecommons.org/licenses/by/4.0/ |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.publisher.none.fl_str_mv |
UA Editora |
publisher.none.fl_str_mv |
UA Editora |
dc.source.none.fl_str_mv |
Eletrónica e Telecomunicações; Vol 5 No 2 (2010); 160-166 Eletrónica e Telecomunicações; vol. 5 n.º 2 (2010); 160-166 2182-9772 1645-0493 reponame:Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) instname:Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação instacron:RCAAP |
instname_str |
Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
instacron_str |
RCAAP |
institution |
RCAAP |
reponame_str |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
collection |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) |
repository.name.fl_str_mv |
Repositório Científico de Acesso Aberto de Portugal (Repositórios Cientìficos) - Agência para a Sociedade do Conhecimento (UMIC) - FCT - Sociedade da Informação |
repository.mail.fl_str_mv |
|
_version_ |
1799130537696165888 |