Filtro stateless a 10G definido em Bluespec e implementado em FPGA

Detalhes bibliográficos
Autor(a) principal: Faglioni Junior, Marcos Augusto
Data de Publicação: 2021
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UFSCAR
Texto Completo: https://repositorio.ufscar.br/handle/ufscar/14490
Resumo: One of the pillars of cybersecurity is the principle of isolation, and one of the main ways to apply this principle to networks with globally routable addresses is packet filtering. With the increasing bandwidth consumed by network applications, amount of connected devices, and incidence of lateral movement attacks, it's important to build customizable and low-cost high-performance filters. This work proposes the development of a stateless filter in FPGA. Stateless filters are programs that given an input (sequence of bits) return a decision, based on whether or not it matches previously defined criteria. The FPGA is a device that can be programmed at the hardware level and with this it is possible to achieve better performance when compared to general purpose processors. Thus, this work begins with the study of some traditional network protocols, such as IPv4 and IPv6, identifying fields of interest. Next, the work proposes a method to filter these packets, initially using the default blocking logic, so any packet outside the filter pattern will be dropped, explicitly allowing only some source and destination IPs and MACs. The importance of working with packet filtering is justified mainly by the potential of protecting computer systems avoiding possible invasions, since attacks, when remote, occur over the network, so the more efficient the filter, the better it can detect and block malicious packets. Thus, this proposal, even as an initial prototype filter, uses reconfigurable devices with faster connection interfaces and superior performance at a lower cost than commercial devices currently available.
id SCAR_56f4e84edc97a855444fb9fe351e971b
oai_identifier_str oai:repositorio.ufscar.br:ufscar/14490
network_acronym_str SCAR
network_name_str Repositório Institucional da UFSCAR
repository_id_str 4322
spelling Faglioni Junior, Marcos AugustoMatias, Paulohttp://lattes.cnpq.br/3792055796261017http://lattes.cnpq.br/3353500361361111890886a8-5083-48f8-abce-b608ccbceed12021-07-01T14:05:41Z2021-07-01T14:05:41Z2021-06-18FAGLIONI JUNIOR, Marcos Augusto. Filtro stateless a 10G definido em Bluespec e implementado em FPGA. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal de São Carlos, São Carlos, 2021. Disponível em: https://repositorio.ufscar.br/handle/ufscar/14490.https://repositorio.ufscar.br/handle/ufscar/14490One of the pillars of cybersecurity is the principle of isolation, and one of the main ways to apply this principle to networks with globally routable addresses is packet filtering. With the increasing bandwidth consumed by network applications, amount of connected devices, and incidence of lateral movement attacks, it's important to build customizable and low-cost high-performance filters. This work proposes the development of a stateless filter in FPGA. Stateless filters are programs that given an input (sequence of bits) return a decision, based on whether or not it matches previously defined criteria. The FPGA is a device that can be programmed at the hardware level and with this it is possible to achieve better performance when compared to general purpose processors. Thus, this work begins with the study of some traditional network protocols, such as IPv4 and IPv6, identifying fields of interest. Next, the work proposes a method to filter these packets, initially using the default blocking logic, so any packet outside the filter pattern will be dropped, explicitly allowing only some source and destination IPs and MACs. The importance of working with packet filtering is justified mainly by the potential of protecting computer systems avoiding possible invasions, since attacks, when remote, occur over the network, so the more efficient the filter, the better it can detect and block malicious packets. Thus, this proposal, even as an initial prototype filter, uses reconfigurable devices with faster connection interfaces and superior performance at a lower cost than commercial devices currently available.Um dos pilares da segurança cibernética é o princípio do isolamento, e uma das principais formas de aplicar esse princípio a redes com endereços globalmente roteáveis é a filtragem de pacotes. Com o aumento da banda consumida pelas aplicações de rede, da quantidade de dispositivos conectados, e com a incidência cada vez maior de ataques de movimentação lateral, torna-se importante construir filtros de alto desempenho customizáveis e de baixo custo. Este trabalho propõe o desenvolvimento de um filtro stateless em FPGA. Os filtros stateless são programas que dada uma entrada (sequência de bits) retornam uma decisão, com base na correspondências ou não com critérios previamente definidos. A FPGA é um dispositivo que pode ser programado no nível de hardware e com isso é possível conseguir um melhor desempenho quando comparado a processadores de propósito geral. Assim, este trabalho começa pelo estudo de alguns protocolos tradicionais de rede, como o IPv4 e IPv6, identificando campos de interesse. Em seguida, é proposto um método para filtrar esses pacotes, inicialmente utilizando a lógica de bloqueio por padrão, assim qualquer pacote fora do padrão do filtro será descartado, permitindo-se explicitamente apenas alguns IPs e MACs de origem e destino. A importância de se trabalhar com filtragem de pacotes é justificada principalmente pela proteção de sistemas computacionais evitando possíveis invasões, visto que os ataques, quando remotos, ocorrem pela rede, assim, quanto mais eficiente o filtro, melhor poderá ser sua detecção e bloqueio de pacotes maliciosos. Assim, essa proposta, mesmo que protótipo inicial de filtro, utiliza dispositivos reconfiguráveis com interfaces mais velozes de conexão e desempenho superior a um custo menor que os dispositivos comerciais existentes atualmente.Não recebi financiamentoporUniversidade Federal de São CarlosCâmpus São CarlosEngenharia de Computação - ECUFSCarAttribution 3.0 Brazilhttp://creativecommons.org/licenses/by/3.0/br/info:eu-repo/semantics/openAccessFPGAStateless filterBluespecEthernetEthernet 10GData link layerCIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOFiltro stateless a 10G definido em Bluespec e implementado em FPGA10G stateless filter described in Bluespec and implemented in FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesis60060020d76c6a-aaf2-462e-b3ff-4a8f4b6c83bfreponame:Repositório Institucional da UFSCARinstname:Universidade Federal de São Carlos (UFSCAR)instacron:UFSCARORIGINALTG_Marcos_Faglioni.pdfTG_Marcos_Faglioni.pdfapplication/pdf354994https://repositorio.ufscar.br/bitstream/ufscar/14490/1/TG_Marcos_Faglioni.pdff13f3c9278d30c1f2e3a855437dadb54MD51CC-LICENSElicense_rdflicense_rdfapplication/rdf+xml; charset=utf-8914https://repositorio.ufscar.br/bitstream/ufscar/14490/2/license_rdf4d2950bda3d176f570a9f8b328dfbbefMD52TEXTTG_Marcos_Faglioni.pdf.txtTG_Marcos_Faglioni.pdf.txtExtracted texttext/plain47902https://repositorio.ufscar.br/bitstream/ufscar/14490/3/TG_Marcos_Faglioni.pdf.txt40611f5bfe926f9d8afe9f6a6cc54fa4MD53THUMBNAILTG_Marcos_Faglioni.pdf.jpgTG_Marcos_Faglioni.pdf.jpgIM Thumbnailimage/jpeg6106https://repositorio.ufscar.br/bitstream/ufscar/14490/4/TG_Marcos_Faglioni.pdf.jpg4e5f63fdeeb72449241004c58fae887fMD54ufscar/144902023-09-18 18:32:12.363oai:repositorio.ufscar.br:ufscar/14490Repositório InstitucionalPUBhttps://repositorio.ufscar.br/oai/requestopendoar:43222023-09-18T18:32:12Repositório Institucional da UFSCAR - Universidade Federal de São Carlos (UFSCAR)false
dc.title.por.fl_str_mv Filtro stateless a 10G definido em Bluespec e implementado em FPGA
dc.title.alternative.por.fl_str_mv 10G stateless filter described in Bluespec and implemented in FPGA
title Filtro stateless a 10G definido em Bluespec e implementado em FPGA
spellingShingle Filtro stateless a 10G definido em Bluespec e implementado em FPGA
Faglioni Junior, Marcos Augusto
FPGA
Stateless filter
Bluespec
Ethernet
Ethernet 10G
Data link layer
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Filtro stateless a 10G definido em Bluespec e implementado em FPGA
title_full Filtro stateless a 10G definido em Bluespec e implementado em FPGA
title_fullStr Filtro stateless a 10G definido em Bluespec e implementado em FPGA
title_full_unstemmed Filtro stateless a 10G definido em Bluespec e implementado em FPGA
title_sort Filtro stateless a 10G definido em Bluespec e implementado em FPGA
author Faglioni Junior, Marcos Augusto
author_facet Faglioni Junior, Marcos Augusto
author_role author
dc.contributor.authorlattes.por.fl_str_mv http://lattes.cnpq.br/3353500361361111
dc.contributor.author.fl_str_mv Faglioni Junior, Marcos Augusto
dc.contributor.advisor1.fl_str_mv Matias, Paulo
dc.contributor.advisor1Lattes.fl_str_mv http://lattes.cnpq.br/3792055796261017
dc.contributor.authorID.fl_str_mv 890886a8-5083-48f8-abce-b608ccbceed1
contributor_str_mv Matias, Paulo
dc.subject.por.fl_str_mv FPGA
Stateless filter
Bluespec
Ethernet
Ethernet 10G
Data link layer
topic FPGA
Stateless filter
Bluespec
Ethernet
Ethernet 10G
Data link layer
CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
dc.subject.cnpq.fl_str_mv CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description One of the pillars of cybersecurity is the principle of isolation, and one of the main ways to apply this principle to networks with globally routable addresses is packet filtering. With the increasing bandwidth consumed by network applications, amount of connected devices, and incidence of lateral movement attacks, it's important to build customizable and low-cost high-performance filters. This work proposes the development of a stateless filter in FPGA. Stateless filters are programs that given an input (sequence of bits) return a decision, based on whether or not it matches previously defined criteria. The FPGA is a device that can be programmed at the hardware level and with this it is possible to achieve better performance when compared to general purpose processors. Thus, this work begins with the study of some traditional network protocols, such as IPv4 and IPv6, identifying fields of interest. Next, the work proposes a method to filter these packets, initially using the default blocking logic, so any packet outside the filter pattern will be dropped, explicitly allowing only some source and destination IPs and MACs. The importance of working with packet filtering is justified mainly by the potential of protecting computer systems avoiding possible invasions, since attacks, when remote, occur over the network, so the more efficient the filter, the better it can detect and block malicious packets. Thus, this proposal, even as an initial prototype filter, uses reconfigurable devices with faster connection interfaces and superior performance at a lower cost than commercial devices currently available.
publishDate 2021
dc.date.accessioned.fl_str_mv 2021-07-01T14:05:41Z
dc.date.available.fl_str_mv 2021-07-01T14:05:41Z
dc.date.issued.fl_str_mv 2021-06-18
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv FAGLIONI JUNIOR, Marcos Augusto. Filtro stateless a 10G definido em Bluespec e implementado em FPGA. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal de São Carlos, São Carlos, 2021. Disponível em: https://repositorio.ufscar.br/handle/ufscar/14490.
dc.identifier.uri.fl_str_mv https://repositorio.ufscar.br/handle/ufscar/14490
identifier_str_mv FAGLIONI JUNIOR, Marcos Augusto. Filtro stateless a 10G definido em Bluespec e implementado em FPGA. 2021. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação) – Universidade Federal de São Carlos, São Carlos, 2021. Disponível em: https://repositorio.ufscar.br/handle/ufscar/14490.
url https://repositorio.ufscar.br/handle/ufscar/14490
dc.language.iso.fl_str_mv por
language por
dc.relation.confidence.fl_str_mv 600
600
dc.relation.authority.fl_str_mv 20d76c6a-aaf2-462e-b3ff-4a8f4b6c83bf
dc.rights.driver.fl_str_mv Attribution 3.0 Brazil
http://creativecommons.org/licenses/by/3.0/br/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Attribution 3.0 Brazil
http://creativecommons.org/licenses/by/3.0/br/
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de São Carlos
Câmpus São Carlos
Engenharia de Computação - EC
dc.publisher.initials.fl_str_mv UFSCar
publisher.none.fl_str_mv Universidade Federal de São Carlos
Câmpus São Carlos
Engenharia de Computação - EC
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSCAR
instname:Universidade Federal de São Carlos (UFSCAR)
instacron:UFSCAR
instname_str Universidade Federal de São Carlos (UFSCAR)
instacron_str UFSCAR
institution UFSCAR
reponame_str Repositório Institucional da UFSCAR
collection Repositório Institucional da UFSCAR
bitstream.url.fl_str_mv https://repositorio.ufscar.br/bitstream/ufscar/14490/1/TG_Marcos_Faglioni.pdf
https://repositorio.ufscar.br/bitstream/ufscar/14490/2/license_rdf
https://repositorio.ufscar.br/bitstream/ufscar/14490/3/TG_Marcos_Faglioni.pdf.txt
https://repositorio.ufscar.br/bitstream/ufscar/14490/4/TG_Marcos_Faglioni.pdf.jpg
bitstream.checksum.fl_str_mv f13f3c9278d30c1f2e3a855437dadb54
4d2950bda3d176f570a9f8b328dfbbef
40611f5bfe926f9d8afe9f6a6cc54fa4
4e5f63fdeeb72449241004c58fae887f
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFSCAR - Universidade Federal de São Carlos (UFSCAR)
repository.mail.fl_str_mv
_version_ 1813715632278994944