Gerador de sinal PWM utilizando múltiplos recortes.

• Autor(a) principal: BARROS, Luciano de Macedo.
• Data de Publicação: 2009
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
• Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17289
• topic: Gerador de sinal PWM; Modulação por largura de pulso; Pulse Width Modulation; Síntese lógica Quartus II; VERILOG; Linguagem Verilog; Dispositivo FPGA; PWM signal generator; Logical synthesis Quartus II; Verilog Language; FPGA device; Engenharia Elétrica.

Neste trabalho será apresentado um gerador de sinais PWM implementado a partir de um dispositivo FPGA contido na placa DE2 da ALTERA, utilizando a linguagem Verilog. Através da técnica desenvolvida, é possível garantir sinais PWM com alta resolução e também gerar padrões PWM com múltiplos pulsos em um mesmo período do sinap PWM. Com esta técnica é possível atender aos requisitos de geração de sinais de sistemas hexafásicos, sem restrições de sequência de chaveamento, bem como gerar sinais com rebatimento de pulsos, sem que seja necessário diminuir a frequência de chaveamento.