Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA
Autor(a) principal: | |
---|---|
Data de Publicação: | 2016 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/150939 |
Resumo: | Este trabalho busca fazer uma abordagem didática sobre as diferentes formas de implementação das máquinas hipotéticas (Ahmes e Neander), assim como das linguagens de descrição de hardware (Verilog e VHDL) utilizadas na implementação destas. Também é exposto neste trabalho uma forma de apresentar as arquiteturas desenvolvidas fazendo uso de um kit de desenvolvimento FPGA e um monitor. Ainda neste escopo será descrito um driver para mostrar caracteres de texto ASCII em um monitor VGA com a finalidade de facilitar o uso deste em projetos diversos e também é definida e implementada uma interface genérica. |
id |
UFRGS-2_e14ac63d19cb2de28451cdf49da214de |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/150939 |
network_acronym_str |
UFRGS-2 |
network_name_str |
Repositório Institucional da UFRGS |
repository_id_str |
|
spelling |
Campos, Kauê ChristmannRibas, Renato Perez2017-01-18T02:28:37Z2016http://hdl.handle.net/10183/150939001009633Este trabalho busca fazer uma abordagem didática sobre as diferentes formas de implementação das máquinas hipotéticas (Ahmes e Neander), assim como das linguagens de descrição de hardware (Verilog e VHDL) utilizadas na implementação destas. Também é exposto neste trabalho uma forma de apresentar as arquiteturas desenvolvidas fazendo uso de um kit de desenvolvimento FPGA e um monitor. Ainda neste escopo será descrito um driver para mostrar caracteres de texto ASCII em um monitor VGA com a finalidade de facilitar o uso deste em projetos diversos e também é definida e implementada uma interface genérica.This work seeks a didactic approach of the different implementation methods for the hypothetical machines (Ahmes and Neander) and the hardware description languages (Verilog and VHDL) that implement these computers. It is also exposed within this work a way of presenting the designed architectures using a FPGA developer kit. Still, in this scope it will be developed a driver for displaying ASCII text characters on the VGA display for the purpose of facilitating its use on a variety of projects and also a generic interface is defined and implemented as well.application/pdfporVhdlVerilogFPGAHypothetical machinesAhmesNeanderVerilogVHDLVGAImplementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGAImplementation of the hypothetical machines (NEANDER and Ahmes) and VGA interface info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2016Engenharia de Computaçãograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL001009633.pdf001009633.pdfTexto completoapplication/pdf3896330http://www.lume.ufrgs.br/bitstream/10183/150939/1/001009633.pdf755f1cc356b0f496da0e55612507d940MD51TEXT001009633.pdf.txt001009633.pdf.txtExtracted Texttext/plain98066http://www.lume.ufrgs.br/bitstream/10183/150939/2/001009633.pdf.txtad9633fa2b28bb322528e79d6db981b9MD52THUMBNAIL001009633.pdf.jpg001009633.pdf.jpgGenerated Thumbnailimage/jpeg1050http://www.lume.ufrgs.br/bitstream/10183/150939/3/001009633.pdf.jpg352f21b3bccb4cc3210b717501bfb6ddMD5310183/1509392018-10-30 08:17:17.273oai:www.lume.ufrgs.br:10183/150939Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2018-10-30T11:17:17Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA |
dc.title.alternative.en.fl_str_mv |
Implementation of the hypothetical machines (NEANDER and Ahmes) and VGA interface |
title |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA |
spellingShingle |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA Campos, Kauê Christmann Vhdl Verilog FPGA Hypothetical machines Ahmes Neander Verilog VHDL VGA |
title_short |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA |
title_full |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA |
title_fullStr |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA |
title_full_unstemmed |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA |
title_sort |
Implementação de máquinas hipotéticas (NEANDER e AHMES) e interface VGA |
author |
Campos, Kauê Christmann |
author_facet |
Campos, Kauê Christmann |
author_role |
author |
dc.contributor.author.fl_str_mv |
Campos, Kauê Christmann |
dc.contributor.advisor1.fl_str_mv |
Ribas, Renato Perez |
contributor_str_mv |
Ribas, Renato Perez |
dc.subject.por.fl_str_mv |
Vhdl Verilog |
topic |
Vhdl Verilog FPGA Hypothetical machines Ahmes Neander Verilog VHDL VGA |
dc.subject.eng.fl_str_mv |
FPGA Hypothetical machines Ahmes Neander Verilog VHDL VGA |
description |
Este trabalho busca fazer uma abordagem didática sobre as diferentes formas de implementação das máquinas hipotéticas (Ahmes e Neander), assim como das linguagens de descrição de hardware (Verilog e VHDL) utilizadas na implementação destas. Também é exposto neste trabalho uma forma de apresentar as arquiteturas desenvolvidas fazendo uso de um kit de desenvolvimento FPGA e um monitor. Ainda neste escopo será descrito um driver para mostrar caracteres de texto ASCII em um monitor VGA com a finalidade de facilitar o uso deste em projetos diversos e também é definida e implementada uma interface genérica. |
publishDate |
2016 |
dc.date.issued.fl_str_mv |
2016 |
dc.date.accessioned.fl_str_mv |
2017-01-18T02:28:37Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/150939 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001009633 |
url |
http://hdl.handle.net/10183/150939 |
identifier_str_mv |
001009633 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Repositório Institucional da UFRGS |
collection |
Repositório Institucional da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/150939/1/001009633.pdf http://www.lume.ufrgs.br/bitstream/10183/150939/2/001009633.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/150939/3/001009633.pdf.jpg |
bitstream.checksum.fl_str_mv |
755f1cc356b0f496da0e55612507d940 ad9633fa2b28bb322528e79d6db981b9 352f21b3bccb4cc3210b717501bfb6dd |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
|
_version_ |
1801224521494036480 |