BVM: reformulação da metodologia de verificação funcional VeriSC.

Detalhes bibliográficos
Autor(a) principal: OLIVEIRA, Helder Fernando de Araújo.
Data de Publicação: 2010
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1559
Resumo: O processo de desenvolvimento de um circuito digital complexo pode ser composto por diversas etapas. Uma delas é a verificação funcional. Esta etapa pode ser considerada uma das mais importantes, pois tem como objetivo demonstrar que as funcionalidades do circuito a ser produzido estão em conformidade com a sua especificação. Porém, além de ser uma fase com grande consumo de recursos, a complexidade da verificação funcional cresce diante da complexidade do hardware a ser verificado. Desta forma, o uso de uma metodologia de verificação funcional eficiente e de ferramentas que auxiliem o engenheiro de verificação funcional são de grande valia. Neste contexto, este trabalho realiza uma reformulação da metodologia de verificação funcional VeriSC, originando uma nova metodologia, denominada BVM (Brazil-IP Verification Methodology). VeriSC é implementada em SystemC e utiliza as bibliotecas SCV (SystemC Verification Library) e BVE (Brazil-IP Verification Extensions), enquanto BVM é implementada em SystemVerilog e baseada em conceitos e biblioteca de OVM (Open Verification Methodology). Além disto, este trabalho visa a adequação da ferramenta de apoio à verificação funcional eTBc (Easy Testbench Creator) para suportar BVM. A partir do trabalho realizado, é possível constatar, mediante estudos de caso no âmbito do projeto Brazil-IP, que BVM traz um aumento da produtividade do engenheiro de verificação na realização da verificação funcional, em comparação à VeriSC
id UFCG_6b0b7d04d1fff30957e9dff475c934b0
oai_identifier_str oai:localhost:riufcg/1559
network_acronym_str UFCG
network_name_str Biblioteca Digital de Teses e Dissertações da UFCG
repository_id_str 4851
spelling BVM: reformulação da metodologia de verificação funcional VeriSC.BVM: reconstruction of VeriSC functional verification methodology.Verificação FuncionalBVM - Verification MethodologyMetodologia de Verificação Funcional VeriSCBrazil-IP Verification MethodologyVerificação Formal ou EstáticaCircuito DigitalFunctional VerificationCiência da Computação.O processo de desenvolvimento de um circuito digital complexo pode ser composto por diversas etapas. Uma delas é a verificação funcional. Esta etapa pode ser considerada uma das mais importantes, pois tem como objetivo demonstrar que as funcionalidades do circuito a ser produzido estão em conformidade com a sua especificação. Porém, além de ser uma fase com grande consumo de recursos, a complexidade da verificação funcional cresce diante da complexidade do hardware a ser verificado. Desta forma, o uso de uma metodologia de verificação funcional eficiente e de ferramentas que auxiliem o engenheiro de verificação funcional são de grande valia. Neste contexto, este trabalho realiza uma reformulação da metodologia de verificação funcional VeriSC, originando uma nova metodologia, denominada BVM (Brazil-IP Verification Methodology). VeriSC é implementada em SystemC e utiliza as bibliotecas SCV (SystemC Verification Library) e BVE (Brazil-IP Verification Extensions), enquanto BVM é implementada em SystemVerilog e baseada em conceitos e biblioteca de OVM (Open Verification Methodology). Além disto, este trabalho visa a adequação da ferramenta de apoio à verificação funcional eTBc (Easy Testbench Creator) para suportar BVM. A partir do trabalho realizado, é possível constatar, mediante estudos de caso no âmbito do projeto Brazil-IP, que BVM traz um aumento da produtividade do engenheiro de verificação na realização da verificação funcional, em comparação à VeriSCThe development process of a complex digital circuit can consist of several stages. One of them is the functional verification. This stage can be considered one of the most important because it aims to demonstrate that a circuit functionality to be produced is in accordance with its specification. However, besides being a stage with large consumption of resources, the complexity of functional verification grows according to the complexity of the hardware to be verified. Thus, the use of an effective functional verification methodology and tools to help engineer the functional verification are of great value. Within this context, this work proposes a reformulation of the functional verification methodology VeriSC, resulting in a new methodology called BVM (Brazil-IP Verification Methodology). VeriSC is implemented in SystemC and uses the SCV (SystemC Verification Library) and BVE (Brazil-IP Verification Extensions) libraries, while BVM is implemented and based on SystemVerilog and OVM (Open Verification Methodology) concepts and library. Furthermore, this study aims the adequacy of the functional verification tool eTBc (testbench Easy Creator), to support BVM. From this work it can be seen, based on case studies under the Brazil-IP project, that BVM increase the productivity of the engineer in the functional verification stage when compared to VeriSC.Universidade Federal de Campina GrandeBrasilCentro de Engenharia Elétrica e Informática - CEEIPÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃOUFCGMELCHER, Elmar Uwe Kurt.ARAÚJO, Joseana Macêdo Fechine Régis de.MELCHER, E. U. K.ARAÚJO, J. M. F. R.http://lattes.cnpq.br/2995510206880397http://lattes.cnpq.br/7179691582151907QUEIROZ, José Eustáquio Rangel de.MORAIS, Marcos Ricardo Alcântara.OLIVEIRA, Helder Fernando de Araújo.2010-06-162018-08-27T17:42:49Z2018-08-272018-08-27T17:42:49Zinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesishttp://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1559OLIVEIRA, Helder Fernando de Araújo. BVM: reformulação da metodologia de verificação funcional VeriSC. 2010. 140 f. (Dissertação de Mestrado em Ciência da Computação) Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraiba - Brasil, 2010. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1559porinfo:eu-repo/semantics/openAccessreponame:Biblioteca Digital de Teses e Dissertações da UFCGinstname:Universidade Federal de Campina Grande (UFCG)instacron:UFCG2022-03-18T13:00:48Zoai:localhost:riufcg/1559Biblioteca Digital de Teses e Dissertaçõeshttp://bdtd.ufcg.edu.br/PUBhttp://dspace.sti.ufcg.edu.br:8080/oai/requestbdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.bropendoar:48512022-03-18T13:00:48Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)false
dc.title.none.fl_str_mv BVM: reformulação da metodologia de verificação funcional VeriSC.
BVM: reconstruction of VeriSC functional verification methodology.
title BVM: reformulação da metodologia de verificação funcional VeriSC.
spellingShingle BVM: reformulação da metodologia de verificação funcional VeriSC.
OLIVEIRA, Helder Fernando de Araújo.
Verificação Funcional
BVM - Verification Methodology
Metodologia de Verificação Funcional VeriSC
Brazil-IP Verification Methodology
Verificação Formal ou Estática
Circuito Digital
Functional Verification
Ciência da Computação.
title_short BVM: reformulação da metodologia de verificação funcional VeriSC.
title_full BVM: reformulação da metodologia de verificação funcional VeriSC.
title_fullStr BVM: reformulação da metodologia de verificação funcional VeriSC.
title_full_unstemmed BVM: reformulação da metodologia de verificação funcional VeriSC.
title_sort BVM: reformulação da metodologia de verificação funcional VeriSC.
author OLIVEIRA, Helder Fernando de Araújo.
author_facet OLIVEIRA, Helder Fernando de Araújo.
author_role author
dc.contributor.none.fl_str_mv MELCHER, Elmar Uwe Kurt.
ARAÚJO, Joseana Macêdo Fechine Régis de.
MELCHER, E. U. K.
ARAÚJO, J. M. F. R.
http://lattes.cnpq.br/2995510206880397
http://lattes.cnpq.br/7179691582151907
QUEIROZ, José Eustáquio Rangel de.
MORAIS, Marcos Ricardo Alcântara.
dc.contributor.author.fl_str_mv OLIVEIRA, Helder Fernando de Araújo.
dc.subject.por.fl_str_mv Verificação Funcional
BVM - Verification Methodology
Metodologia de Verificação Funcional VeriSC
Brazil-IP Verification Methodology
Verificação Formal ou Estática
Circuito Digital
Functional Verification
Ciência da Computação.
topic Verificação Funcional
BVM - Verification Methodology
Metodologia de Verificação Funcional VeriSC
Brazil-IP Verification Methodology
Verificação Formal ou Estática
Circuito Digital
Functional Verification
Ciência da Computação.
description O processo de desenvolvimento de um circuito digital complexo pode ser composto por diversas etapas. Uma delas é a verificação funcional. Esta etapa pode ser considerada uma das mais importantes, pois tem como objetivo demonstrar que as funcionalidades do circuito a ser produzido estão em conformidade com a sua especificação. Porém, além de ser uma fase com grande consumo de recursos, a complexidade da verificação funcional cresce diante da complexidade do hardware a ser verificado. Desta forma, o uso de uma metodologia de verificação funcional eficiente e de ferramentas que auxiliem o engenheiro de verificação funcional são de grande valia. Neste contexto, este trabalho realiza uma reformulação da metodologia de verificação funcional VeriSC, originando uma nova metodologia, denominada BVM (Brazil-IP Verification Methodology). VeriSC é implementada em SystemC e utiliza as bibliotecas SCV (SystemC Verification Library) e BVE (Brazil-IP Verification Extensions), enquanto BVM é implementada em SystemVerilog e baseada em conceitos e biblioteca de OVM (Open Verification Methodology). Além disto, este trabalho visa a adequação da ferramenta de apoio à verificação funcional eTBc (Easy Testbench Creator) para suportar BVM. A partir do trabalho realizado, é possível constatar, mediante estudos de caso no âmbito do projeto Brazil-IP, que BVM traz um aumento da produtividade do engenheiro de verificação na realização da verificação funcional, em comparação à VeriSC
publishDate 2010
dc.date.none.fl_str_mv 2010-06-16
2018-08-27T17:42:49Z
2018-08-27
2018-08-27T17:42:49Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1559
OLIVEIRA, Helder Fernando de Araújo. BVM: reformulação da metodologia de verificação funcional VeriSC. 2010. 140 f. (Dissertação de Mestrado em Ciência da Computação) Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraiba - Brasil, 2010. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1559
url http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1559
identifier_str_mv OLIVEIRA, Helder Fernando de Araújo. BVM: reformulação da metodologia de verificação funcional VeriSC. 2010. 140 f. (Dissertação de Mestrado em Ciência da Computação) Programa de Pós-graduação em Ciência da Computação, Centro de Engenharia Elétrica e Informática, Universidade Federal de Campina Grande - Paraiba - Brasil, 2010. Disponível em: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/1559
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
UFCG
publisher.none.fl_str_mv Universidade Federal de Campina Grande
Brasil
Centro de Engenharia Elétrica e Informática - CEEI
PÓS-GRADUAÇÃO EM CIÊNCIA DA COMPUTAÇÃO
UFCG
dc.source.none.fl_str_mv reponame:Biblioteca Digital de Teses e Dissertações da UFCG
instname:Universidade Federal de Campina Grande (UFCG)
instacron:UFCG
instname_str Universidade Federal de Campina Grande (UFCG)
instacron_str UFCG
institution UFCG
reponame_str Biblioteca Digital de Teses e Dissertações da UFCG
collection Biblioteca Digital de Teses e Dissertações da UFCG
repository.name.fl_str_mv Biblioteca Digital de Teses e Dissertações da UFCG - Universidade Federal de Campina Grande (UFCG)
repository.mail.fl_str_mv bdtd@setor.ufcg.edu.br || bdtd@setor.ufcg.edu.br
_version_ 1809744357450842112