Estudo de caso para a descrição de técnicas de tolerância a falha em VHDL.

• Autor(a) principal: VASCONCELOS, Maí Correia Rabelo de.
• Data de Publicação: 2007
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da UFCG
• Texto Completo: http://dspace.sti.ufcg.edu.br:8080/jspui/handle/riufcg/17350
• topic: Falha em VHDL; Nanoeletrônica; Tolerância à falha; Técnicas de tolerância a falha; Abordagem de mascaramentos de erros - TMR; Abordagem de detecção e correção de erros; Códigos de Hamming; Detecção e correção de erros - sistema elétrico; VHDL failure; Nanoelectronics; Fault tolerance; Fault tolerance techniques; Error masking approach - TMR; Error detection and correction approach; Hamming codes; Error detection and correction - electrical system; Engenharia Elétrica.

Neste trabalho será apresentado um estado da arte das técnicas de tolerância a falha, principalmente os trabalhos que tiveram como motivação a questão dos defeitos/falhas ligados ao processo de escalonamento dos dispositivos CMOS e sera apresentado os resultados de um estudo de caso baseado na aplicação de arquiteturas tolerantes a falha de um sistema de aquisição de dados de um sensor de temperatura embarcado. Pode-se distinguir basicamente duas linhas de abordagem ao problema de falhas em circuitos: mascaramento de erros e detecção e correção de erros. Nos propomos aqui a implementar uma técnica de cada uma das linhas citadas, a TMR (Triple Modular Redundancy) dentro da proposta de mascaramento de erros e uso de códigos de Hamming na de detecção e correção de erros, para que sejam avaliadas as vantagens e desvantagens de cada método no contexto da aplicação escolhida.