Desenvolvimento de hardware configurável de criptografia simétrica utilizando FPGA e linguagem VHDL.

• Autor(a) principal: GOMES, Otávio de Souza Martins
• Data de Publicação: 2011
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Institucional da UNIFEI (RIUNIFEI)
• Texto Completo: https://repositorio.unifei.edu.br/jspui/handle/123456789/1409

O objetivo deste trabalho é disponibilizar um hardware de criptografia AES rápido e modular, pois com algumas alterações ele pode ser configurado em 128, 192 ou 256 bits de chave e ser aplicado em dispositivos de smart metering, criptografia USB, entre outros. A comparação com outros trabalhos foi feita utilizando a arquitetura de 128 bits. Este trabalho apresenta um núcleo do Advanced Encryption Standard (AES) desenvolvido em FPGA (Field Programmable Gate Array). Para o desenvolvimento foram utilizadas uma placa Spartan-3 FPGA e uma Virtex 5 FPGA. Foi desenvolvido um hardware eficiente (comparado a alguns trabalhos que serão descritos), com arquitetura de chave e palavra, ambos, de 128 bits. A freqüência obtida na Spartan-3 foi de 318 MHz (pelo menos 50% mais rápida que outros hardwares, conforme será mostrado neste trabalho) e obteve-se uma freqüência de 800 MHz na placa Virtex-5. Uma arquitetura de pipelines foi desenvolvida para testar o desempenho dos módulos.