Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)
Autor(a) principal: | |
---|---|
Data de Publicação: | 2008 |
Tipo de documento: | Dissertação |
Título da fonte: | Portal de Dados Abertos da CAPES |
id |
BRCRIS_4d0c448e2e2c8521e91dcb07ffc2fafa |
---|---|
network_acronym_str |
CAPES |
network_name_str |
Portal de Dados Abertos da CAPES |
dc.title.pt-BR.fl_str_mv |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) |
title |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) |
spellingShingle |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) Alessandro Augusto Nunes Campos |
title_short |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) |
title_full |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) |
title_fullStr |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) |
title_full_unstemmed |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) |
title_sort |
Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL) |
publishDate |
2008 |
format |
masterThesis |
author_role |
author |
author |
Alessandro Augusto Nunes Campos |
author_facet |
Alessandro Augusto Nunes Campos |
dc.contributor.authorLattes.fl_str_mv |
http://lattes.cnpq.br/0272608028854633 |
dc.contributor.advisor1.fl_str_mv |
Robson Luiz Moreno |
dc.contributor.advisor1Lattes.fl_str_mv |
http://lattes.cnpq.br/6281644588548940 |
dc.contributor.advisor1orcid.por.fl_str_mv |
https://orcid.org/0000000219387685 |
dc.publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE ITAJUBÁ |
publisher.none.fl_str_mv |
UNIVERSIDADE FEDERAL DE ITAJUBÁ |
instname_str |
UNIVERSIDADE FEDERAL DE ITAJUBÁ |
reponame_str |
Portal de Dados Abertos da CAPES |
collection |
Portal de Dados Abertos da CAPES |
spelling |
CAPESPortal de Dados Abertos da CAPESAlgoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL)2008masterThesisauthorAlessandro Augusto Nunes Camposhttp://lattes.cnpq.br/0272608028854633 Robson Luiz Morenohttp://lattes.cnpq.br/6281644588548940https://orcid.org/0000000219387685UNIVERSIDADE FEDERAL DE ITAJUBÁUNIVERSIDADE FEDERAL DE ITAJUBÁUNIVERSIDADE FEDERAL DE ITAJUBÁPortal de Dados Abertos da CAPESPortal de Dados Abertos da CAPES |
identifier_str_mv |
Campos, Alessandro Augusto Nunes. Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL). 2008. Tese. |
dc.identifier.citation.fl_str_mv |
Campos, Alessandro Augusto Nunes. Algoritmo de Criptografia AES em Hardware, Utilizando Dispositivo de Lógica Programável (FPGA) e Linguagem de Descrição de Hardware (VHDL). 2008. Tese. |
_version_ |
1741884262088441856 |