Aceleração de hardware em sistemas embarcados para aprendizado de máquina utilizando KNN em FPGA

• Autor(a) principal: Berbert, Wanderson
• Data de Publicação: 2023
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Institucional da Universidade Federal Fluminense (RIUFF)
• Texto Completo: http://app.uff.br/riuff/handle/1/30787
• topic: FPGA; Aprendizado de máquina; Aceleração de hardware e Sistemas; Tomada de decisão; FPGA; Machine Learning; Hardware Acceleration e Embedded Systems

Aprendizado de máquina tem se tornado uma ferramenta essencial para qualquer sistema de tomada de decisão. Devido a limitações de performance impostas por arquiteturas tradicionais que utilizam Central Processing Units (CPUs), para aplicações mais críticas, métodos de aceleração com Graphical Processing Unit(GPU) e Application Specific In-tegrated Circuit(ASIC) têm sido empregados. No entanto, quando aplicadas a sistemas embarcados, estas apresentam limitações relacionadas a tamanho físico e complexidade. Para resolver estes problemas, a utilização da tecnologia Field Programmable Gate Array (FPGA) tem se mostrado promissora devido a sua grande eficiência, paralelismo real, reconfigurabilidade e flexibilidade. Diante disso, este estudo tem como objetivo, além de fazer uma revisão aprofundada da bibliografia, apresentar arquiteturas projetadas em FPGA que buscam minimizar tais limitações, maximizando a eficiência, sem perda de performance significativa e de modo a viabilizar sua utilização em sistemas embarcados. Resultados mostram ganhos em performance acima de 95% quando utilizando um hardware especialista desenvolvido em FPGA utilizando o algoritmo de aprendizado de máquina K-Nearest Neighbor (KNN). O estudo também explora algumas limitações da arquitetura e modos de tentar minimizá-las