Processador de asserções para depuração de circuitos integrados em tempo de execução

Detalhes bibliográficos
Autor(a) principal: Jose Augusto Miranda Nacif
Data de Publicação: 2004
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFMG
Texto Completo: http://hdl.handle.net/1843/BUBD-9K9MDQ
Resumo: Verificação caixa-branca é uma técnica que reduz problemas de observabilidade localizando um erro durante a simulação sem a necessidade de propagação da falha para os pinos de E/S. No desenvolvimento de circuitos integrados, a verificação caixa-branca pode ser implementada através de asserções. Asserções são monitores instanciados pelo projetista de forma a garantir o comportamento correto do circuito integrado. Com a complexidade dos circuitos integrados crescendo exponencialmente, as técnicas tradicionais de verificação como a verificação caixa-branca, nem sempre são suficientes para localizar todos os erros de um projeto. Este trabalho propõe um processador de asserções para ser usado conjuntamente com asserções sintetizadas de forma que um circuito integrado possa ser verificado depois de sua comercialização. A extensão de técnicas de verificação caixa-branca para circuitos integrados já comercializados permite a localização de erros não identificados nas etapas de simulação/emulação. Resultados da inserção do processador de asserções em três diferentes microprocessadores são apresentados. A inclusão destas asserções apresentou um custo mínimo de área e velocidade nestes microprocessadores.
id UFMG_119ba24ae2e0cb1385ef5ae04919338d
oai_identifier_str oai:repositorio.ufmg.br:1843/BUBD-9K9MDQ
network_acronym_str UFMG
network_name_str Repositório Institucional da UFMG
repository_id_str
spelling Claudionor Jose Nunes Coelho JuniorLuigi CarroLuiz Fernando Etrusco MoreiraJose Augusto Miranda Nacif2019-08-10T11:39:14Z2019-08-10T11:39:14Z2004-10-07http://hdl.handle.net/1843/BUBD-9K9MDQVerificação caixa-branca é uma técnica que reduz problemas de observabilidade localizando um erro durante a simulação sem a necessidade de propagação da falha para os pinos de E/S. No desenvolvimento de circuitos integrados, a verificação caixa-branca pode ser implementada através de asserções. Asserções são monitores instanciados pelo projetista de forma a garantir o comportamento correto do circuito integrado. Com a complexidade dos circuitos integrados crescendo exponencialmente, as técnicas tradicionais de verificação como a verificação caixa-branca, nem sempre são suficientes para localizar todos os erros de um projeto. Este trabalho propõe um processador de asserções para ser usado conjuntamente com asserções sintetizadas de forma que um circuito integrado possa ser verificado depois de sua comercialização. A extensão de técnicas de verificação caixa-branca para circuitos integrados já comercializados permite a localização de erros não identificados nas etapas de simulação/emulação. Resultados da inserção do processador de asserções em três diferentes microprocessadores são apresentados. A inclusão destas asserções apresentou um custo mínimo de área e velocidade nestes microprocessadores.White-box verification is a technique that reduces observabihty problems by locating a failure during design simulation without the need to propagate the failure to the I/O pins. White-box verification in chip level designs can be implemented using assertion checkers to ensure the correct behavior of a design. With chip gate counts growing exponentially,today's verification techniques, such as white-box, can not always ensure a bug free design. This work proposes an assertion processor to be used with synthesized assertion checkers in released products to enable intelligent debugging of deployed designs. Extending white-box verification techniques to deployed products helps locate errors that were not found during simulation/emulation phases. We present results of the insertion of assertion checkers and an assertion processor in three different microprocessor cores. We also show that the insertion of these assertion checkers added minimal area and speed overheads to the design.Universidade Federal de Minas GeraisUFMGCircuitos integrados Integração em escala muito amplaComputaçãoProgramas de computador VerificaçãoCiência da ComputaçãoProcessador de asserções para depuração de circuitos integrados em tempo de execuçãoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGORIGINALdissertacao_joseaugustomirandanacif.pdfapplication/pdf2232284https://repositorio.ufmg.br/bitstream/1843/BUBD-9K9MDQ/1/dissertacao_joseaugustomirandanacif.pdf09068fbe5dce7517a8e5bfc936a59de5MD51TEXTdissertacao_joseaugustomirandanacif.pdf.txtdissertacao_joseaugustomirandanacif.pdf.txtExtracted texttext/plain125319https://repositorio.ufmg.br/bitstream/1843/BUBD-9K9MDQ/2/dissertacao_joseaugustomirandanacif.pdf.txtecb3383a3e7d7ac6e6e46b2c90567deeMD521843/BUBD-9K9MDQ2019-11-14 07:43:43.467oai:repositorio.ufmg.br:1843/BUBD-9K9MDQRepositório de PublicaçõesPUBhttps://repositorio.ufmg.br/oaiopendoar:2019-11-14T10:43:43Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false
dc.title.pt_BR.fl_str_mv Processador de asserções para depuração de circuitos integrados em tempo de execução
title Processador de asserções para depuração de circuitos integrados em tempo de execução
spellingShingle Processador de asserções para depuração de circuitos integrados em tempo de execução
Jose Augusto Miranda Nacif
Ciência da Computação
Circuitos integrados Integração em escala muito ampla
Computação
Programas de computador Verificação
title_short Processador de asserções para depuração de circuitos integrados em tempo de execução
title_full Processador de asserções para depuração de circuitos integrados em tempo de execução
title_fullStr Processador de asserções para depuração de circuitos integrados em tempo de execução
title_full_unstemmed Processador de asserções para depuração de circuitos integrados em tempo de execução
title_sort Processador de asserções para depuração de circuitos integrados em tempo de execução
author Jose Augusto Miranda Nacif
author_facet Jose Augusto Miranda Nacif
author_role author
dc.contributor.advisor1.fl_str_mv Claudionor Jose Nunes Coelho Junior
dc.contributor.referee1.fl_str_mv Luigi Carro
dc.contributor.referee2.fl_str_mv Luiz Fernando Etrusco Moreira
dc.contributor.author.fl_str_mv Jose Augusto Miranda Nacif
contributor_str_mv Claudionor Jose Nunes Coelho Junior
Luigi Carro
Luiz Fernando Etrusco Moreira
dc.subject.por.fl_str_mv Ciência da Computação
topic Ciência da Computação
Circuitos integrados Integração em escala muito ampla
Computação
Programas de computador Verificação
dc.subject.other.pt_BR.fl_str_mv Circuitos integrados Integração em escala muito ampla
Computação
Programas de computador Verificação
description Verificação caixa-branca é uma técnica que reduz problemas de observabilidade localizando um erro durante a simulação sem a necessidade de propagação da falha para os pinos de E/S. No desenvolvimento de circuitos integrados, a verificação caixa-branca pode ser implementada através de asserções. Asserções são monitores instanciados pelo projetista de forma a garantir o comportamento correto do circuito integrado. Com a complexidade dos circuitos integrados crescendo exponencialmente, as técnicas tradicionais de verificação como a verificação caixa-branca, nem sempre são suficientes para localizar todos os erros de um projeto. Este trabalho propõe um processador de asserções para ser usado conjuntamente com asserções sintetizadas de forma que um circuito integrado possa ser verificado depois de sua comercialização. A extensão de técnicas de verificação caixa-branca para circuitos integrados já comercializados permite a localização de erros não identificados nas etapas de simulação/emulação. Resultados da inserção do processador de asserções em três diferentes microprocessadores são apresentados. A inclusão destas asserções apresentou um custo mínimo de área e velocidade nestes microprocessadores.
publishDate 2004
dc.date.issued.fl_str_mv 2004-10-07
dc.date.accessioned.fl_str_mv 2019-08-10T11:39:14Z
dc.date.available.fl_str_mv 2019-08-10T11:39:14Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/1843/BUBD-9K9MDQ
url http://hdl.handle.net/1843/BUBD-9K9MDQ
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.publisher.initials.fl_str_mv UFMG
publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFMG
instname:Universidade Federal de Minas Gerais (UFMG)
instacron:UFMG
instname_str Universidade Federal de Minas Gerais (UFMG)
instacron_str UFMG
institution UFMG
reponame_str Repositório Institucional da UFMG
collection Repositório Institucional da UFMG
bitstream.url.fl_str_mv https://repositorio.ufmg.br/bitstream/1843/BUBD-9K9MDQ/1/dissertacao_joseaugustomirandanacif.pdf
https://repositorio.ufmg.br/bitstream/1843/BUBD-9K9MDQ/2/dissertacao_joseaugustomirandanacif.pdf.txt
bitstream.checksum.fl_str_mv 09068fbe5dce7517a8e5bfc936a59de5
ecb3383a3e7d7ac6e6e46b2c90567dee
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)
repository.mail.fl_str_mv
_version_ 1803589424843325440

Registros relacionados