Utilizando SNMP para asserções em hardware

• Autor(a) principal: Fabricio Orlando Damasceno
• Data de Publicação: 2005
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Repositório Institucional da UFMG
• Texto Completo: http://hdl.handle.net/1843/SLBS-6GVF6Y
• topic: Asserções; Hardware; Microprocessadores Projeto e construção; Circuitos integrados; Computação; Redes de computação Administração; Redes de computação Protocolos

Devido ao crescimento exponencial na complexidade dos circuitos e a uma grande utilização de técnicas convencionais de verificação, o desenvolvimento de circuitos sem erros aparenta ser uma tarefa cada vez mais difícil de ser cumprida. Como não é possível a geração de circuitos sem erros de projeto, uma nova abordagem deve ser utilizada. De fato, este cenário requer o monitoramento de circuitos de uma forma contínua, possibilitando a detecção de erros em tempo de execução, devido que a verificação de erros durante a simulação não seja satisfatória. Para prover o monitoramento de circuitos em tempo de execução é necessária a adição de uma lógica de asserção extra em todo o circuito, provendo a verificação do comportamento esperado do circuito interno, havendo a detecção de possíveis inconsistências. Para propagar a informação gerada pela asserção através do circuito, é crucial que haja um centralizador, sendo necessário um processador de asserções para realizar a classificação das asserções. Esta dissertação propõe uma solução inovadora que utiliza uma rede para enviar a informação gerada pelo processador de asserção a um agente externo, que tem a capacidade de resolver o problema identificado. Para propagar a informação foi escolhido o mecanismo de Trap do SNMP, devido ao fato deste mecanismo ser largamente utilizado no processo de gerenciamento de redes.