Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências

Detalhes bibliográficos
Autor(a) principal: Marcia Carolina Marra de Oliveira
Data de Publicação: 2006
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFMG
Texto Completo: http://hdl.handle.net/1843/RVMR-6TJRJ6
Resumo: Verificação por Equivalência é um dos componentes chave da metodologia de verificação formal atual para sistemas digitais. Ela é técnica de Verificação Formal mais utilizada atualmente pela indústria para verificação de igualdade entre duas descrições de um circuito. Diversas abordagens baseadas BDDs e SAT obtiveram um considerável sucesso nesta área. No entanto a crescente distânciaentre a capacidade dos resolvedores atuais e a complexidade das instâncias a serem verificadas motivam a exploração de novas alternativas, em busca de soluções melhores. Esta dissertação apresenta um núcleo inteligente para processamento distribuído de resolvedores SAT em Verificação por Equivalência. Especificamente, o núcleo proposto explora o processamento paralelo de resolvedores SAT e propõe uma nova técnica para a identificação de similaridades estruturais entre os circuitos a serem verificados. Ao final, são apresentados resultados que comprovam a eficiência da metodologia proposta.
id UFMG_a80eb4ebc046d76cbfe8a0a44b71fb89
oai_identifier_str oai:repositorio.ufmg.br:1843/RVMR-6TJRJ6
network_acronym_str UFMG
network_name_str Repositório Institucional da UFMG
repository_id_str
spelling Claudionor Jose Nunes Coelho JuniorRicardo dos Santos FerreiraAntonio Otavio FernandesSergio Vale Aguiar CamposMarcia Carolina Marra de Oliveira2019-08-09T20:37:06Z2019-08-09T20:37:06Z2006-06-27http://hdl.handle.net/1843/RVMR-6TJRJ6Verificação por Equivalência é um dos componentes chave da metodologia de verificação formal atual para sistemas digitais. Ela é técnica de Verificação Formal mais utilizada atualmente pela indústria para verificação de igualdade entre duas descrições de um circuito. Diversas abordagens baseadas BDDs e SAT obtiveram um considerável sucesso nesta área. No entanto a crescente distânciaentre a capacidade dos resolvedores atuais e a complexidade das instâncias a serem verificadas motivam a exploração de novas alternativas, em busca de soluções melhores. Esta dissertação apresenta um núcleo inteligente para processamento distribuído de resolvedores SAT em Verificação por Equivalência. Especificamente, o núcleo proposto explora o processamento paralelo de resolvedores SAT e propõe uma nova técnica para a identificação de similaridades estruturais entre os circuitos a serem verificados. Ao final, são apresentados resultados que comprovam a eficiência da metodologia proposta.Equivalence Checking is one the of the key components in formal verification for digital systems. It is also one of the most widely used approaches in industry for functional equivalence verification of different designs. A number of recently proposed BDD and SAT based approaches have met with considerable success in this area. However, the growing gap between the current solvers capabilities and the increasing complexity in digital designs lead to exploring alternative, better solutions. This work proposes an intelligent kernel for distributed processing of SAT solvers in Equivalence Checking. Specifically, the proposed kernel exploits a new technique for identifying structural similarities between the circuits. Finally, results of verification using the proposed methodology are presented.Universidade Federal de Minas GeraisUFMGCircuitos eletronicos Projetos Processamento de dadosComputaçãoCircuitos integrados VerificaçãoProcessamento eletrônico de dados Processamento distribuídoprocessamento distribuidoUm núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalênciasinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGORIGINALmarciacarolinamarraoliveira.pdfapplication/pdf567527https://repositorio.ufmg.br/bitstream/1843/RVMR-6TJRJ6/1/marciacarolinamarraoliveira.pdfb6234c6cbc5fe0730108ec146d012e10MD51TEXTmarciacarolinamarraoliveira.pdf.txtmarciacarolinamarraoliveira.pdf.txtExtracted texttext/plain148721https://repositorio.ufmg.br/bitstream/1843/RVMR-6TJRJ6/2/marciacarolinamarraoliveira.pdf.txt0ea34de3b8c20a62f02c8efb09eff919MD521843/RVMR-6TJRJ62019-11-14 03:09:32.354oai:repositorio.ufmg.br:1843/RVMR-6TJRJ6Repositório de PublicaçõesPUBhttps://repositorio.ufmg.br/oaiopendoar:2019-11-14T06:09:32Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false
dc.title.pt_BR.fl_str_mv Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
title Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
spellingShingle Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
Marcia Carolina Marra de Oliveira
processamento distribuido
Circuitos eletronicos Projetos Processamento de dados
Computação
Circuitos integrados Verificação
Processamento eletrônico de dados Processamento distribuído
title_short Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
title_full Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
title_fullStr Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
title_full_unstemmed Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
title_sort Um núcleo inteligente para processamento distribuído de resolvedores SAT em verificação por equivalências
author Marcia Carolina Marra de Oliveira
author_facet Marcia Carolina Marra de Oliveira
author_role author
dc.contributor.advisor1.fl_str_mv Claudionor Jose Nunes Coelho Junior
dc.contributor.referee1.fl_str_mv Ricardo dos Santos Ferreira
dc.contributor.referee2.fl_str_mv Antonio Otavio Fernandes
dc.contributor.referee3.fl_str_mv Sergio Vale Aguiar Campos
dc.contributor.author.fl_str_mv Marcia Carolina Marra de Oliveira
contributor_str_mv Claudionor Jose Nunes Coelho Junior
Ricardo dos Santos Ferreira
Antonio Otavio Fernandes
Sergio Vale Aguiar Campos
dc.subject.por.fl_str_mv processamento distribuido
topic processamento distribuido
Circuitos eletronicos Projetos Processamento de dados
Computação
Circuitos integrados Verificação
Processamento eletrônico de dados Processamento distribuído
dc.subject.other.pt_BR.fl_str_mv Circuitos eletronicos Projetos Processamento de dados
Computação
Circuitos integrados Verificação
Processamento eletrônico de dados Processamento distribuído
description Verificação por Equivalência é um dos componentes chave da metodologia de verificação formal atual para sistemas digitais. Ela é técnica de Verificação Formal mais utilizada atualmente pela indústria para verificação de igualdade entre duas descrições de um circuito. Diversas abordagens baseadas BDDs e SAT obtiveram um considerável sucesso nesta área. No entanto a crescente distânciaentre a capacidade dos resolvedores atuais e a complexidade das instâncias a serem verificadas motivam a exploração de novas alternativas, em busca de soluções melhores. Esta dissertação apresenta um núcleo inteligente para processamento distribuído de resolvedores SAT em Verificação por Equivalência. Especificamente, o núcleo proposto explora o processamento paralelo de resolvedores SAT e propõe uma nova técnica para a identificação de similaridades estruturais entre os circuitos a serem verificados. Ao final, são apresentados resultados que comprovam a eficiência da metodologia proposta.
publishDate 2006
dc.date.issued.fl_str_mv 2006-06-27
dc.date.accessioned.fl_str_mv 2019-08-09T20:37:06Z
dc.date.available.fl_str_mv 2019-08-09T20:37:06Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/1843/RVMR-6TJRJ6
url http://hdl.handle.net/1843/RVMR-6TJRJ6
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.publisher.initials.fl_str_mv UFMG
publisher.none.fl_str_mv Universidade Federal de Minas Gerais
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFMG
instname:Universidade Federal de Minas Gerais (UFMG)
instacron:UFMG
instname_str Universidade Federal de Minas Gerais (UFMG)
instacron_str UFMG
institution UFMG
reponame_str Repositório Institucional da UFMG
collection Repositório Institucional da UFMG
bitstream.url.fl_str_mv https://repositorio.ufmg.br/bitstream/1843/RVMR-6TJRJ6/1/marciacarolinamarraoliveira.pdf
https://repositorio.ufmg.br/bitstream/1843/RVMR-6TJRJ6/2/marciacarolinamarraoliveira.pdf.txt
bitstream.checksum.fl_str_mv b6234c6cbc5fe0730108ec146d012e10
0ea34de3b8c20a62f02c8efb09eff919
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)
repository.mail.fl_str_mv
_version_ 1803589384187936768

Registros relacionados