Contribuições para o problema de verificação de equivalência combinacional

• Autor(a) principal: Fabricio Vivas Andrade
• Data de Publicação: 2008
• Tipo de documento: Tese
• Idioma: por
• Título da fonte: Repositório Institucional da UFMG
• Texto Completo: http://hdl.handle.net/1843/RVMR-7K6R63
• topic: Verificação de equivalência; Circuitos eletronicos Projetos Processamento de dados; Eletrônica digital Testes; Computação; Circuitos integrados Verificação

O objetivo desse trabalho é apresentar duas contribuições importantes para o problema de Verificação de Equivalência Combinacional (CEC, do Inglês, Combinational Equivalence Checking). A primeira contribuição importante é uma técnica de pré-processamento que deriva informações redundantes dos dois circuitos sob CEC de modo a reduzir o tempo utilizado pelo Resolvedor de Satisfabilidade (SAT) para aprova de equivalência entre ambos circuitos. Através dessa técnica, implementada em uma ferramenta denominada Vimplic, é possível superar em desempenho as principais ferramentas do estado da arte de CEC baseado em SAT. É importante ressaltar que a técnica depré-processamento proposta é formalizada de modo a garantir a exatidão das implicações derivadas e assegurar que a mesma não produz falsos negativos e nem falsos positivos em relação à equivalência dos circuitos sob CEC. Além de detalhes de implementação da Vimplic, o presente trabalho também apresenta uma revisão bibliográfica completa das técnicas de CEC e, principalmente, das técnicas de pré-processamento para SAT. Finalmente, através da aplicação da ferramenta Vimplic, é possível estabelecer relaçõesimportantes entre o presente trabalho e os trabalhos na área de Satisfabilidade através do estudo de redundância em fórmulas em CNF.A segunda contribuição importante proposta é uma ferramenta para geração de circuitos, a BenCGen, que tem como principal objetivo a produção de circuitos para benchmarks. Essa ferramenta é capaz de gerar 24 tipos de circuitos diferentes com tamanhos parametrizados.Variando-se do menor para o maior tamanho de cada circuito, mais de 1.000.000 circuitos podem ser gerados. Tal ferramenta vem suprir uma grande demanda de novos benchmarks para CEC e para outras áreas de Verificação Formal. É importante ressaltar que a maior parte dos circuitos gerados pela ferramenta foram provados corretos. Além disso, uma revisão bibliográfica dos principais benchmarks para a área de Verificação Formal é mostrada no presente trabalho, na qual são destacados os seus principais benefícios e limitações.Finalmente, um comparativo entre os resolvedores de Satisfabilidade mais eficientes na resolução de instância de problemas de CEC é apresentado. O comparativo foi feito por meio de um benchmark produzido pela ferramenta BenCGen e através do mesmo foi possívelindicar o resolvedor de SAT mais adequado para os problemas de CEC estudados.