Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware

Detalhes bibliográficos
Autor(a) principal: Antunes, Frederico Peixoto
Data de Publicação: 2022
Outros Autores: Puntel, Fernando Emilio, Cavalheiro, Gerson Geraldo H., Du Bois, Andre Rauber
Tipo de documento: Artigo de conferência
Idioma: por
Título da fonte: Repositório Institucional da UFPel - Guaiaca
Texto Completo: http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/10198
Resumo: O presente trabalho tem como objetivo identificar o potencial das instruções em hardware TSX (Transactional Synchronization Extension) para construção de uma biblioteca com suporte à HTM. Dentro dos objetivos, busca-se obter uma análise da diferença de desempenho entre uma implementação de HTM e uma implementação de STM amplamente aceita pela comunidade da área, a TinySTM. Os resultados obtidos permitirão aprofundar o conhecimento do grupo de pesquisa sobre o potencial do uso de Memória Transacional em hardware e oferecer novas possibilidades de investigações sobre o seu funcionamento.
id UFPL_6f17bd3014157effc3608c4f0c5d91d9
oai_identifier_str oai:guaiaca.ufpel.edu.br:prefix/10198
network_acronym_str UFPL
network_name_str Repositório Institucional da UFPel - Guaiaca
repository_id_str
spelling 2023-10-03T00:36:04Z2023-10-03T00:36:04Z2022ANTUNES, Frederico Peixoto. et al. Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware. In: CONGRESSO DE INICIAÇÃO CIENTÍFICA, 31., 2022, Pelotas. Anais... Pelotas, 2022.http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/10198O presente trabalho tem como objetivo identificar o potencial das instruções em hardware TSX (Transactional Synchronization Extension) para construção de uma biblioteca com suporte à HTM. Dentro dos objetivos, busca-se obter uma análise da diferença de desempenho entre uma implementação de HTM e uma implementação de STM amplamente aceita pela comunidade da área, a TinySTM. Os resultados obtidos permitirão aprofundar o conhecimento do grupo de pesquisa sobre o potencial do uso de Memória Transacional em hardware e oferecer novas possibilidades de investigações sobre o seu funcionamento.porUFPelCC BY-NC-SAinfo:eu-repo/semantics/openAccessMemória transacionalHardware TSXEstudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardwareinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/conferenceObjectAntunes, Frederico PeixotoPuntel, Fernando EmilioCavalheiro, Gerson Geraldo H.Du Bois, Andre Rauberreponame:Repositório Institucional da UFPel - Guaiacainstname:Universidade Federal de Pelotas (UFPEL)instacron:UFPELORIGINALEstudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware.pdfEstudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware.pdfapplication/pdf128168http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/1/Estudo%20de%20Instru%c3%a7%c3%b5es%20e%20Desempenho%20para%20Implementa%c3%a7%c3%a3o%20de%20Mem%c3%b3ria%20Transacional%20em%20Hardware.pdf03e74f1097f8a702005e9c9ed7a7a4e7MD51open accessLICENSElicense.txtlicense.txttext/plain; charset=utf-81960http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/2/license.txta963c7f783e32dba7010280c7b5ea154MD52open accessTEXTEstudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware.pdf.txtEstudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware.pdf.txtExtracted texttext/plain11565http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/3/Estudo%20de%20Instru%c3%a7%c3%b5es%20e%20Desempenho%20para%20Implementa%c3%a7%c3%a3o%20de%20Mem%c3%b3ria%20Transacional%20em%20Hardware.pdf.txt04fa2f452548249b39cbd5adc603af90MD53open accessTHUMBNAILEstudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware.pdf.jpgEstudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware.pdf.jpgGenerated Thumbnailimage/jpeg1882http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/4/Estudo%20de%20Instru%c3%a7%c3%b5es%20e%20Desempenho%20para%20Implementa%c3%a7%c3%a3o%20de%20Mem%c3%b3ria%20Transacional%20em%20Hardware.pdf.jpgd6ca7bdccdf36830fad10507a7b19f38MD54open accessprefix/101982023-10-03 03:01:37.168open accessoai:guaiaca.ufpel.edu.br:prefix/10198TElDRU7Dh0EgREUgRElTVFJJQlVJw4fDg08gTsODTy1FWENMVVNJVkEKCkkgLSBDb20gYSBhcHJlc2VudGHDp8OjbyBkZXN0YSBsaWNlbsOnYSwgdm9jw6ogKG8ocykgYXV0b3IoZXMpIG91IG8gdGl0dWxhciBkb3MgZGlyZWl0b3MgZGUgYXV0b3IpIGNvbmNlZGUgYW8gUmVwb3NpdMOzcmlvIApJbnN0aXR1Y2lvbmFsIChSSSkgZGEgVW5pdmVyc2lkYWRlIEZlZGVyYWwgZGUgUGVsb3RhcyAoVUZQZWwpIG8gZGlyZWl0byBuw6NvLWV4Y2x1c2l2byBkZSByZXByb2R1emlyLCB0cmFkdXppciAKKGNvbmZvcm1lIGRlZmluaWRvIGFiYWl4byksIGUvb3UgZGlzdHJpYnVpciBhIHN1YSBwdWJsaWNhw6fDo28gKGluY2x1aW5kbyBvIHJlc3VtbykgcG9yIHRvZG8gbyBtdW5kbyBubyBmb3JtYXRvIGltcHJlc3NvIAplIGVsZXRyw7RuaWNvIGUgZW0gcXVhbHF1ZXIgbWVpbywgaW5jbHVpbmRvIG9zIGZvcm1hdG9zIMOhdWRpbyBvdSB2w61kZW87CgpJSSAtIFZvY8OqIGNvbmNvcmRhIHF1ZSBvIFJJIGRhIFVGUGVsIHBvZGUsIHNlbSBhbHRlcmFyIG8gY29udGXDumRvLCB0cmFuc3BvciBhIHN1YSBwdWJsaWNhw6fDo28gcGFyYSBxdWFscXVlciBtZWlvIG91IGZvcm1hdG8gCnBhcmEgZmlucyBkZSBwcmVzZXJ2YcOnw6NvOwoKSUlJIC0gVm9jw6ogdGFtYsOpbSBjb25jb3JkYSBxdWUgbyBSSSBkYSBVRlBlbCBwb2RlIG1hbnRlciBtYWlzIGRlIHVtYSBjw7NwaWEgZGUgc3VhIHB1YmxpY2HDp8OjbyBwYXJhIGZpbnMgZGUgc2VndXJhbsOnYSwgYmFja3VwIAplIHByZXNlcnZhw6fDo287CgpJViAtIFZvY8OqIGRlY2xhcmEgcXVlIGEgc3VhIHB1YmxpY2HDp8OjbyDDqSBvcmlnaW5hbCBlIHF1ZSB2b2PDqiB0ZW0gbyBwb2RlciBkZSBjb25jZWRlciBvcyBkaXJlaXRvcyBjb250aWRvcyBuZXN0YSBsaWNlbsOnYS4gClZvY8OqIHRhbWLDqW0gZGVjbGFyYSBxdWUgbyBkZXDDs3NpdG8gZGEgc3VhIHB1YmxpY2HDp8OjbywgcXVlIHNlamEgZGUgc2V1IGNvbmhlY2ltZW50bywgbsOjbyBpbmZyaW5nZSBkaXJlaXRvcyBhdXRvcmFpcyAKZGUgbmluZ3XDqW07CgpWIC0gQ2FzbyBhIHN1YSBwdWJsaWNhw6fDo28gY29udGVuaGEgbWF0ZXJpYWwgcXVlIHZvY8OqIG7Do28gcG9zc3VpIGEgdGl0dWxhcmlkYWRlIGRvcyBkaXJlaXRvcyBhdXRvcmFpcywgdm9jw6ogZGVjbGFyYSBxdWUgCm9idGV2ZSBhIHBlcm1pc3PDo28gaXJyZXN0cml0YSBkbyBkZXRlbnRvciBkb3MgZGlyZWl0b3MgYXV0b3JhaXMgcGFyYSBjb25jZWRlciBhbyBSSSBkYSBVRlBlbCBvcyBkaXJlaXRvcyBhcHJlc2VudGFkb3MgCm5lc3RhIGxpY2Vuw6dhLCBlIHF1ZSBlc3NlIG1hdGVyaWFsIGRlIHByb3ByaWVkYWRlIGRlIHRlcmNlaXJvcyBlc3TDoSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyBlIHJlY29uaGVjaWRvIG5vIHRleHRvIApvdSBubyBjb250ZcO6ZG8gZGEgcHVibGljYcOnw6NvIG9yYSBkZXBvc2l0YWRhOwoKVkkgLSBDQVNPIEEgUFVCTElDQcOHw4NPIE9SQSBERVBPU0lUQURBIFRFTkhBIFNJRE8gUkVTVUxUQURPIERFIFVNIFBBVFJPQ8ONTklPIE9VIEFQT0lPIERFIFVNQSBBR8OKTkNJQSBERSBGT01FTlRPIE9VCk9VVFJBIE9SR0FOSVpBw4fDg08sIFZPQ8OKIERFQ0xBUkEgUVVFIFJFU1BFSVRPVSBUT0RPUyBFIFFVQUlTUVVFUiBESVJFSVRPUyBERSBSRVZJU8ODTyBDT01PIFRBTULDiU0gQVMgREVNQUlTIE9CUklHQcOHw5VFUyAKRVhJR0lEQVMgUE9SIENPTlRSQVRPIE9VIEFDT1JETzsKClZJSSAtIE8gUkkgZGEgVUZQZWwgc2UgY29tcHJvbWV0ZSBhIGlkZW50aWZpY2FyIGNsYXJhbWVudGUgbyBzZXUgbm9tZSBvdSBvKHMpIG5vbWUocykgZG8ocykgZGV0ZW50b3IoZXMpIGRvcyBkaXJlaXRvcyAKYXV0b3JhaXMgZGEgcHVibGljYcOnw6NvLCBlIG7Do28gZmFyw6EgcXVhbHF1ZXIgYWx0ZXJhw6fDo28sIGFsw6ltIGRhcXVlbGFzIGNvbmNlZGlkYXMgcG9yIGVzdGEgbGljZW7Dp2EuCg==Repositório InstitucionalPUBhttp://repositorio.ufpel.edu.br/oai/requestrippel@ufpel.edu.br || repositorio@ufpel.edu.br || aline.batista@ufpel.edu.bropendoar:2023-10-03T06:01:37Repositório Institucional da UFPel - Guaiaca - Universidade Federal de Pelotas (UFPEL)false
dc.title.pt_BR.fl_str_mv Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
title Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
spellingShingle Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
Antunes, Frederico Peixoto
Memória transacional
Hardware TSX
title_short Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
title_full Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
title_fullStr Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
title_full_unstemmed Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
title_sort Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware
author Antunes, Frederico Peixoto
author_facet Antunes, Frederico Peixoto
Puntel, Fernando Emilio
Cavalheiro, Gerson Geraldo H.
Du Bois, Andre Rauber
author_role author
author2 Puntel, Fernando Emilio
Cavalheiro, Gerson Geraldo H.
Du Bois, Andre Rauber
author2_role author
author
author
dc.contributor.author.fl_str_mv Antunes, Frederico Peixoto
Puntel, Fernando Emilio
Cavalheiro, Gerson Geraldo H.
Du Bois, Andre Rauber
dc.subject.por.fl_str_mv Memória transacional
Hardware TSX
topic Memória transacional
Hardware TSX
description O presente trabalho tem como objetivo identificar o potencial das instruções em hardware TSX (Transactional Synchronization Extension) para construção de uma biblioteca com suporte à HTM. Dentro dos objetivos, busca-se obter uma análise da diferença de desempenho entre uma implementação de HTM e uma implementação de STM amplamente aceita pela comunidade da área, a TinySTM. Os resultados obtidos permitirão aprofundar o conhecimento do grupo de pesquisa sobre o potencial do uso de Memória Transacional em hardware e oferecer novas possibilidades de investigações sobre o seu funcionamento.
publishDate 2022
dc.date.issued.fl_str_mv 2022
dc.date.accessioned.fl_str_mv 2023-10-03T00:36:04Z
dc.date.available.fl_str_mv 2023-10-03T00:36:04Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/conferenceObject
format conferenceObject
status_str publishedVersion
dc.identifier.citation.fl_str_mv ANTUNES, Frederico Peixoto. et al. Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware. In: CONGRESSO DE INICIAÇÃO CIENTÍFICA, 31., 2022, Pelotas. Anais... Pelotas, 2022.
dc.identifier.uri.fl_str_mv http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/10198
identifier_str_mv ANTUNES, Frederico Peixoto. et al. Estudo de Instruções e Desempenho para Implementação de Memória Transacional em Hardware. In: CONGRESSO DE INICIAÇÃO CIENTÍFICA, 31., 2022, Pelotas. Anais... Pelotas, 2022.
url http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/10198
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv CC BY-NC-SA
info:eu-repo/semantics/openAccess
rights_invalid_str_mv CC BY-NC-SA
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv UFPel
publisher.none.fl_str_mv UFPel
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPel - Guaiaca
instname:Universidade Federal de Pelotas (UFPEL)
instacron:UFPEL
instname_str Universidade Federal de Pelotas (UFPEL)
instacron_str UFPEL
institution UFPEL
reponame_str Repositório Institucional da UFPel - Guaiaca
collection Repositório Institucional da UFPel - Guaiaca
bitstream.url.fl_str_mv http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/1/Estudo%20de%20Instru%c3%a7%c3%b5es%20e%20Desempenho%20para%20Implementa%c3%a7%c3%a3o%20de%20Mem%c3%b3ria%20Transacional%20em%20Hardware.pdf
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/2/license.txt
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/3/Estudo%20de%20Instru%c3%a7%c3%b5es%20e%20Desempenho%20para%20Implementa%c3%a7%c3%a3o%20de%20Mem%c3%b3ria%20Transacional%20em%20Hardware.pdf.txt
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/10198/4/Estudo%20de%20Instru%c3%a7%c3%b5es%20e%20Desempenho%20para%20Implementa%c3%a7%c3%a3o%20de%20Mem%c3%b3ria%20Transacional%20em%20Hardware.pdf.jpg
bitstream.checksum.fl_str_mv 03e74f1097f8a702005e9c9ed7a7a4e7
a963c7f783e32dba7010280c7b5ea154
04fa2f452548249b39cbd5adc603af90
d6ca7bdccdf36830fad10507a7b19f38
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPel - Guaiaca - Universidade Federal de Pelotas (UFPEL)
repository.mail.fl_str_mv rippel@ufpel.edu.br || repositorio@ufpel.edu.br || aline.batista@ufpel.edu.br
_version_ 1801846918343557120

Registros relacionados