Implementação FPGA de um mapa caótico de espaço discreto

Detalhes bibliográficos
Autor(a) principal: Bezerra, João Inácio Moreira
Data de Publicação: 2023
Outros Autores: Molter, Alexandre, Camargo, Vinícius Valduga de Almeida, Soares, Rafael Iankowski
Tipo de documento: Artigo de conferência
Idioma: por
Título da fonte: Repositório Institucional da UFPel - Guaiaca
Texto Completo: http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/14249
Resumo: Este trabalho apresenta os resultados da implementação de um mapa caótico de espaço discreto em Field-Programmable Gate Array (FPGA), mostrando que o mapa de espaço discreto pode ser operado a uma frequência máxima maior, ocupando menor área e consumindo menos potência que sistemas caóticos de espaço contínuo.
id UFPL_96ba9e46305eea65dce23d0d375a6c76
oai_identifier_str oai:guaiaca.ufpel.edu.br:prefix/14249
network_acronym_str UFPL
network_name_str Repositório Institucional da UFPel - Guaiaca
repository_id_str
spelling 2024-10-09T22:17:31Z2024-10-09T22:17:31Z2023BEZERRA, João Inácio Moreira et al. Implementação FPGA de um mapa caótico de espaço discreto. In: ENCONTRO DE PÓS-GRADUAÇÃO, 25, 2023. Anais... Pelotas: UFPel, 2023.http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/14249Este trabalho apresenta os resultados da implementação de um mapa caótico de espaço discreto em Field-Programmable Gate Array (FPGA), mostrando que o mapa de espaço discreto pode ser operado a uma frequência máxima maior, ocupando menor área e consumindo menos potência que sistemas caóticos de espaço contínuo.porUFPelCC BY-NC-SAinfo:eu-repo/semantics/openAccessSistemas caóticosField-Programmable Gate ArrayAvanços tecnológicosDispositivos de InternetImplementação FPGA de um mapa caótico de espaço discretoinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/conferenceObjectBezerra, João Inácio MoreiraMolter, AlexandreCamargo, Vinícius Valduga de AlmeidaSoares, Rafael Iankowskireponame:Repositório Institucional da UFPel - Guaiacainstname:Universidade Federal de Pelotas (UFPEL)instacron:UFPELORIGINALBEZERRA IMPLEMENTAÇÃO FPGA DE UM MAPA CAÓTICO DE ESPAÇO DISCRETO (1).pdfBEZERRA IMPLEMENTAÇÃO FPGA DE UM MAPA CAÓTICO DE ESPAÇO DISCRETO (1).pdfapplication/pdf135679http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/1/BEZERRA%20IMPLEMENTA%c3%87%c3%83O%20FPGA%20DE%20UM%20MAPA%20CA%c3%93TICO%20DE%20ESPA%c3%87O%20DISCRETO%20%281%29.pdf341cb53416515bb598de7f060c8ec954MD51open accessLICENSElicense.txtlicense.txttext/plain; charset=utf-81960http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/2/license.txta963c7f783e32dba7010280c7b5ea154MD52open accessTEXTBEZERRA IMPLEMENTAÇÃO FPGA DE UM MAPA CAÓTICO DE ESPAÇO DISCRETO (1).pdf.txtBEZERRA IMPLEMENTAÇÃO FPGA DE UM MAPA CAÓTICO DE ESPAÇO DISCRETO (1).pdf.txtExtracted texttext/plain10999http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/3/BEZERRA%20IMPLEMENTA%c3%87%c3%83O%20FPGA%20DE%20UM%20MAPA%20CA%c3%93TICO%20DE%20ESPA%c3%87O%20DISCRETO%20%281%29.pdf.txtd0016559d598b9ad9ef3cad44d94eac2MD53open accessTHUMBNAILBEZERRA IMPLEMENTAÇÃO FPGA DE UM MAPA CAÓTICO DE ESPAÇO DISCRETO (1).pdf.jpgBEZERRA IMPLEMENTAÇÃO FPGA DE UM MAPA CAÓTICO DE ESPAÇO DISCRETO (1).pdf.jpgGenerated Thumbnailimage/jpeg1889http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/4/BEZERRA%20IMPLEMENTA%c3%87%c3%83O%20FPGA%20DE%20UM%20MAPA%20CA%c3%93TICO%20DE%20ESPA%c3%87O%20DISCRETO%20%281%29.pdf.jpgce26f9fb5714565960a99b57100dd657MD54open accessprefix/142492024-10-10 03:04:31.426open accessoai:guaiaca.ufpel.edu.br:prefix/14249TElDRU7Dh0EgREUgRElTVFJJQlVJw4fDg08gTsODTy1FWENMVVNJVkEKCkkgLSBDb20gYSBhcHJlc2VudGHDp8OjbyBkZXN0YSBsaWNlbsOnYSwgdm9jw6ogKG8ocykgYXV0b3IoZXMpIG91IG8gdGl0dWxhciBkb3MgZGlyZWl0b3MgZGUgYXV0b3IpIGNvbmNlZGUgYW8gUmVwb3NpdMOzcmlvIApJbnN0aXR1Y2lvbmFsIChSSSkgZGEgVW5pdmVyc2lkYWRlIEZlZGVyYWwgZGUgUGVsb3RhcyAoVUZQZWwpIG8gZGlyZWl0byBuw6NvLWV4Y2x1c2l2byBkZSByZXByb2R1emlyLCB0cmFkdXppciAKKGNvbmZvcm1lIGRlZmluaWRvIGFiYWl4byksIGUvb3UgZGlzdHJpYnVpciBhIHN1YSBwdWJsaWNhw6fDo28gKGluY2x1aW5kbyBvIHJlc3VtbykgcG9yIHRvZG8gbyBtdW5kbyBubyBmb3JtYXRvIGltcHJlc3NvIAplIGVsZXRyw7RuaWNvIGUgZW0gcXVhbHF1ZXIgbWVpbywgaW5jbHVpbmRvIG9zIGZvcm1hdG9zIMOhdWRpbyBvdSB2w61kZW87CgpJSSAtIFZvY8OqIGNvbmNvcmRhIHF1ZSBvIFJJIGRhIFVGUGVsIHBvZGUsIHNlbSBhbHRlcmFyIG8gY29udGXDumRvLCB0cmFuc3BvciBhIHN1YSBwdWJsaWNhw6fDo28gcGFyYSBxdWFscXVlciBtZWlvIG91IGZvcm1hdG8gCnBhcmEgZmlucyBkZSBwcmVzZXJ2YcOnw6NvOwoKSUlJIC0gVm9jw6ogdGFtYsOpbSBjb25jb3JkYSBxdWUgbyBSSSBkYSBVRlBlbCBwb2RlIG1hbnRlciBtYWlzIGRlIHVtYSBjw7NwaWEgZGUgc3VhIHB1YmxpY2HDp8OjbyBwYXJhIGZpbnMgZGUgc2VndXJhbsOnYSwgYmFja3VwIAplIHByZXNlcnZhw6fDo287CgpJViAtIFZvY8OqIGRlY2xhcmEgcXVlIGEgc3VhIHB1YmxpY2HDp8OjbyDDqSBvcmlnaW5hbCBlIHF1ZSB2b2PDqiB0ZW0gbyBwb2RlciBkZSBjb25jZWRlciBvcyBkaXJlaXRvcyBjb250aWRvcyBuZXN0YSBsaWNlbsOnYS4gClZvY8OqIHRhbWLDqW0gZGVjbGFyYSBxdWUgbyBkZXDDs3NpdG8gZGEgc3VhIHB1YmxpY2HDp8OjbywgcXVlIHNlamEgZGUgc2V1IGNvbmhlY2ltZW50bywgbsOjbyBpbmZyaW5nZSBkaXJlaXRvcyBhdXRvcmFpcyAKZGUgbmluZ3XDqW07CgpWIC0gQ2FzbyBhIHN1YSBwdWJsaWNhw6fDo28gY29udGVuaGEgbWF0ZXJpYWwgcXVlIHZvY8OqIG7Do28gcG9zc3VpIGEgdGl0dWxhcmlkYWRlIGRvcyBkaXJlaXRvcyBhdXRvcmFpcywgdm9jw6ogZGVjbGFyYSBxdWUgCm9idGV2ZSBhIHBlcm1pc3PDo28gaXJyZXN0cml0YSBkbyBkZXRlbnRvciBkb3MgZGlyZWl0b3MgYXV0b3JhaXMgcGFyYSBjb25jZWRlciBhbyBSSSBkYSBVRlBlbCBvcyBkaXJlaXRvcyBhcHJlc2VudGFkb3MgCm5lc3RhIGxpY2Vuw6dhLCBlIHF1ZSBlc3NlIG1hdGVyaWFsIGRlIHByb3ByaWVkYWRlIGRlIHRlcmNlaXJvcyBlc3TDoSBjbGFyYW1lbnRlIGlkZW50aWZpY2FkbyBlIHJlY29uaGVjaWRvIG5vIHRleHRvIApvdSBubyBjb250ZcO6ZG8gZGEgcHVibGljYcOnw6NvIG9yYSBkZXBvc2l0YWRhOwoKVkkgLSBDQVNPIEEgUFVCTElDQcOHw4NPIE9SQSBERVBPU0lUQURBIFRFTkhBIFNJRE8gUkVTVUxUQURPIERFIFVNIFBBVFJPQ8ONTklPIE9VIEFQT0lPIERFIFVNQSBBR8OKTkNJQSBERSBGT01FTlRPIE9VCk9VVFJBIE9SR0FOSVpBw4fDg08sIFZPQ8OKIERFQ0xBUkEgUVVFIFJFU1BFSVRPVSBUT0RPUyBFIFFVQUlTUVVFUiBESVJFSVRPUyBERSBSRVZJU8ODTyBDT01PIFRBTULDiU0gQVMgREVNQUlTIE9CUklHQcOHw5VFUyAKRVhJR0lEQVMgUE9SIENPTlRSQVRPIE9VIEFDT1JETzsKClZJSSAtIE8gUkkgZGEgVUZQZWwgc2UgY29tcHJvbWV0ZSBhIGlkZW50aWZpY2FyIGNsYXJhbWVudGUgbyBzZXUgbm9tZSBvdSBvKHMpIG5vbWUocykgZG8ocykgZGV0ZW50b3IoZXMpIGRvcyBkaXJlaXRvcyAKYXV0b3JhaXMgZGEgcHVibGljYcOnw6NvLCBlIG7Do28gZmFyw6EgcXVhbHF1ZXIgYWx0ZXJhw6fDo28sIGFsw6ltIGRhcXVlbGFzIGNvbmNlZGlkYXMgcG9yIGVzdGEgbGljZW7Dp2EuCg==Repositório InstitucionalPUBhttp://repositorio.ufpel.edu.br/oai/requestrippel@ufpel.edu.br || repositorio@ufpel.edu.br || aline.batista@ufpel.edu.bropendoar:2024-10-10T06:04:31Repositório Institucional da UFPel - Guaiaca - Universidade Federal de Pelotas (UFPEL)false
dc.title.pt_BR.fl_str_mv Implementação FPGA de um mapa caótico de espaço discreto
title Implementação FPGA de um mapa caótico de espaço discreto
spellingShingle Implementação FPGA de um mapa caótico de espaço discreto
Bezerra, João Inácio Moreira
Sistemas caóticos
Field-Programmable Gate Array
Avanços tecnológicos
Dispositivos de Internet
title_short Implementação FPGA de um mapa caótico de espaço discreto
title_full Implementação FPGA de um mapa caótico de espaço discreto
title_fullStr Implementação FPGA de um mapa caótico de espaço discreto
title_full_unstemmed Implementação FPGA de um mapa caótico de espaço discreto
title_sort Implementação FPGA de um mapa caótico de espaço discreto
author Bezerra, João Inácio Moreira
author_facet Bezerra, João Inácio Moreira
Molter, Alexandre
Camargo, Vinícius Valduga de Almeida
Soares, Rafael Iankowski
author_role author
author2 Molter, Alexandre
Camargo, Vinícius Valduga de Almeida
Soares, Rafael Iankowski
author2_role author
author
author
dc.contributor.author.fl_str_mv Bezerra, João Inácio Moreira
Molter, Alexandre
Camargo, Vinícius Valduga de Almeida
Soares, Rafael Iankowski
dc.subject.por.fl_str_mv Sistemas caóticos
Field-Programmable Gate Array
Avanços tecnológicos
Dispositivos de Internet
topic Sistemas caóticos
Field-Programmable Gate Array
Avanços tecnológicos
Dispositivos de Internet
description Este trabalho apresenta os resultados da implementação de um mapa caótico de espaço discreto em Field-Programmable Gate Array (FPGA), mostrando que o mapa de espaço discreto pode ser operado a uma frequência máxima maior, ocupando menor área e consumindo menos potência que sistemas caóticos de espaço contínuo.
publishDate 2023
dc.date.issued.fl_str_mv 2023
dc.date.accessioned.fl_str_mv 2024-10-09T22:17:31Z
dc.date.available.fl_str_mv 2024-10-09T22:17:31Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/conferenceObject
format conferenceObject
status_str publishedVersion
dc.identifier.citation.fl_str_mv BEZERRA, João Inácio Moreira et al. Implementação FPGA de um mapa caótico de espaço discreto. In: ENCONTRO DE PÓS-GRADUAÇÃO, 25, 2023. Anais... Pelotas: UFPel, 2023.
dc.identifier.uri.fl_str_mv http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/14249
identifier_str_mv BEZERRA, João Inácio Moreira et al. Implementação FPGA de um mapa caótico de espaço discreto. In: ENCONTRO DE PÓS-GRADUAÇÃO, 25, 2023. Anais... Pelotas: UFPel, 2023.
url http://guaiaca.ufpel.edu.br/xmlui/handle/prefix/14249
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv CC BY-NC-SA
info:eu-repo/semantics/openAccess
rights_invalid_str_mv CC BY-NC-SA
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv UFPel
publisher.none.fl_str_mv UFPel
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPel - Guaiaca
instname:Universidade Federal de Pelotas (UFPEL)
instacron:UFPEL
instname_str Universidade Federal de Pelotas (UFPEL)
instacron_str UFPEL
institution UFPEL
reponame_str Repositório Institucional da UFPel - Guaiaca
collection Repositório Institucional da UFPel - Guaiaca
bitstream.url.fl_str_mv http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/1/BEZERRA%20IMPLEMENTA%c3%87%c3%83O%20FPGA%20DE%20UM%20MAPA%20CA%c3%93TICO%20DE%20ESPA%c3%87O%20DISCRETO%20%281%29.pdf
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/2/license.txt
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/3/BEZERRA%20IMPLEMENTA%c3%87%c3%83O%20FPGA%20DE%20UM%20MAPA%20CA%c3%93TICO%20DE%20ESPA%c3%87O%20DISCRETO%20%281%29.pdf.txt
http://guaiaca.ufpel.edu.br/xmlui/bitstream/prefix/14249/4/BEZERRA%20IMPLEMENTA%c3%87%c3%83O%20FPGA%20DE%20UM%20MAPA%20CA%c3%93TICO%20DE%20ESPA%c3%87O%20DISCRETO%20%281%29.pdf.jpg
bitstream.checksum.fl_str_mv 341cb53416515bb598de7f060c8ec954
a963c7f783e32dba7010280c7b5ea154
d0016559d598b9ad9ef3cad44d94eac2
ce26f9fb5714565960a99b57100dd657
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPel - Guaiaca - Universidade Federal de Pelotas (UFPEL)
repository.mail.fl_str_mv rippel@ufpel.edu.br || repositorio@ufpel.edu.br || aline.batista@ufpel.edu.br
_version_ 1813710061881524224

Registros relacionados