Métodos para medição de fase e magnitude de sinais visando implementações em FPGA

Detalhes bibliográficos
Autor(a) principal: Oliveira, Allan Conselvan de
Data de Publicação: 2015
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFPR
Texto Completo: https://hdl.handle.net/1884/38320
Resumo: Orientador: Prof. PhD. André Mariano
id UFPR_31cd5174893a1778a8ee48ce652b1883
oai_identifier_str oai:acervodigital.ufpr.br:1884/38320
network_acronym_str UFPR
network_name_str Repositório Institucional da UFPR
repository_id_str 308
spelling Dias, João da Silva, 1961-Universidade Federal do Paraná. Setor de Tecnologia. Programa de Pós-Graduação em Engenharia ElétricaMariano, André Augusto, 1980-Oliveira, Allan Conselvan de2024-04-25T19:30:24Z2024-04-25T19:30:24Z2015https://hdl.handle.net/1884/38320Orientador: Prof. PhD. André MarianoCoorientador: Prof. Dr. João DiasDissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 18/03/2015Inclui referências : fls. 161-165Área de concentração: Sistemas eletrônicosResumo: Procurando-se uma solução para determinação de impedância complexa em aplicações de medição de bioimpedância SFBIA (Single Frequency Bioelectrical Analysis) em 50 kHz, foram identificadas sete técnicas genéricas para a medição de fase e magnitude de sinais. As técnicas identificadas foram: ajuste de elipse, ajuste de senóide, transformada discreta de Fourier, demodulação de quadratura, modulação de largura de pulso, variação da técnica da figura de Lissajous e medição digital direta por contagem de pulsos. Todas as técnicas foram implementadas em modelo Simulink para verificação da resolução angular possível de ser medida e de possíveis limitações no domínio de utilização. Os resultados iniciais mostraram que apenas a técnica de modulação de largura de pulso não apresentou capacidade de representar a resolução angular estabelecida de 0,1° e que a técnica do ajuste de elipse não consegue prever de forma correta fases próximas de 0° e de 180°. As sete técnicas foram parametrizadas de acordo com o uso de recursos lógicos tais como latches, memória RAM, memória ROM, frequências de clock envolvidas e número total de operações matemáticas necessárias. As operações matemáticas consideradas foram: adição, subtração, multiplicação, divisão, radiciação, seno e arco-seno. A partir dos dados de utilização de pulsos de clock por tipo de operação matemática, de um ip core de aritmética de ponto flutuante FPU100 versão 19, foi determinada a demanda computacional em número de pulsos de clock, para cada uma das técnicas identificadas, considerando-se a utilização de um único ip core e sem o uso de pipelining. Verificou-se através da comparação de utilização de recursos e da demanda computacional que a demodulação de quadratura é o método com melhor custo benefício dentre os métodos com imunidade a ruído, e que o método da contagem de pulsos é o método com melhor custo benefício dentre os métodos sem imunidade a ruído. Esses dois métodos foram implementados em VHDL e simulados através da toolbox System Generator para Simulink, em um modelo comportamental Simulink, que integra o código VHDL e os blocos nativos do Simulink. Os resultados da simulação via emulação em software realizaram a verificação do código VHDL frente ao modelo teórico implementado inicialmente. A cosimulação de hardware, na qual a simulação do código VHDL ocorre pela execução do código VHDL sintetizado dentro do próprio FPGA, permitiu a validação da técnica da contagem de pulsos. Porém, para a técnica da demodulação de quadratura, verificou-se que o processo de gerenciamento da troca de dados entre o Simulink e o FPGA pelo System Generator, introduziu erros na utilização do passo de tempo máximo do solver do Simulink, permitindo a validação da técnica apenas no intervalo de defasagem [10°,160°]Abstract: In the research for a complex impedance determination solution for SFBIA (Single Frequency Bioelectrical Analysis) 50 kHz bioimpedance measurement applications, seven phase and magnitude signal usual measurement techniques had been identified. These techniques are: ellipse fit, sinusoidal fit, discrete Fourier transform, quadrature demodulation, pulse width modulation, direct digital measurement by pulse counting and a Lissajous figure variety. All these seven techniques had been implemented via Simulink mathematical models for phase angular resolution verification and mathematical limitations identification. The initial results showed that only the pulse width modulation technique was not able to represent the stablished 0.1° angular resolution, also, the ellipse fit technique could not predict correctly phase values around 0° and 180°. The seven techniques were parameterized according their use of logical resources such as latches, RAM, ROM, clock frequencies and the total number of required mathematical operations. The mathematical operations that were considered are: addition, subtraction, multiplication, division, root extraction, sine and arcsine. Based on the data of clock pulses usage by type of mathematical operation from an ip core of floating-point arithmetic, FPU100 version 19, the computational demand in number of clock cycles for each of the previously identified techniques were estimated. It was considered the use of a single FPU100 ip core and no pipelining. The comparison based on the logical resources utilization and the computational demands have shown that regarding the hardware cost, the quadrature demodulation method is the best one among all the others noise immunity methods tested, and that, the method of pulse counting is the best one regarding hardware usage between the methods with no noise immunity tested. These two methods were implemented via VHDL and simulated through the system-generator toolbox for Simulink, using a behavioral model which integrated the VHDL code with the Simulink native blocks. The results obtained via the software emulation of VHDL code verified the same results obtained with the initial Simulink mathematical models. The hardware cosimulation, in which the synthetized VHDL code is executed inside the FPGA itself, validated the pulse counting method. However, it was found that during the quadrature demodulation cosimulation, in the data exchange management process between the Simulink and the FPGA, the system-generator introduced errors in the maximum step size value of the Simulink solver allowing the validation of phase values only in the phase range of [10°,160°]171 f. : il. algumas color., tabs.application/pdfDisponível em formato digitalEngenharia elétricaInstrumentos de mediçãoMedidas eletricasImpedância (Eletricidade)Métodos para medição de fase e magnitude de sinais visando implementações em FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisporreponame:Repositório Institucional da UFPRinstname:Universidade Federal do Paraná (UFPR)instacron:UFPRinfo:eu-repo/semantics/openAccessTHUMBNAILR - D - ALLAN CONSELVAN DE OLIVEIRA.pdf.jpgGenerated Thumbnailimage/jpeg1055https://acervodigital.ufpr.br/bitstream/1884/38320/1/R%20-%20D%20-%20ALLAN%20CONSELVAN%20DE%20OLIVEIRA.pdf.jpg0d5f627a341f668e0f825759ab8303fdMD51open accessTEXTR - D - ALLAN CONSELVAN DE OLIVEIRA.pdf.txtExtracted Texttext/plain269402https://acervodigital.ufpr.br/bitstream/1884/38320/2/R%20-%20D%20-%20ALLAN%20CONSELVAN%20DE%20OLIVEIRA.pdf.txt9dcc4b88aecc80d2824622bd10ced400MD52open accessORIGINALR - D - ALLAN CONSELVAN DE OLIVEIRA.pdfapplication/pdf4637377https://acervodigital.ufpr.br/bitstream/1884/38320/3/R%20-%20D%20-%20ALLAN%20CONSELVAN%20DE%20OLIVEIRA.pdf6b9932c1ffbce4eeb74c9e96ff47674dMD53open access1884/383202024-04-25 16:30:24.709open accessoai:acervodigital.ufpr.br:1884/38320Repositório de PublicaçõesPUBhttp://acervodigital.ufpr.br/oai/requestopendoar:3082024-04-25T19:30:24Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)false
dc.title.pt_BR.fl_str_mv Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
title Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
spellingShingle Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
Oliveira, Allan Conselvan de
Engenharia elétrica
Instrumentos de medição
Medidas eletricas
Impedância (Eletricidade)
title_short Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
title_full Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
title_fullStr Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
title_full_unstemmed Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
title_sort Métodos para medição de fase e magnitude de sinais visando implementações em FPGA
author Oliveira, Allan Conselvan de
author_facet Oliveira, Allan Conselvan de
author_role author
dc.contributor.other.pt_BR.fl_str_mv Dias, João da Silva, 1961-
Universidade Federal do Paraná. Setor de Tecnologia. Programa de Pós-Graduação em Engenharia Elétrica
dc.contributor.advisor1.fl_str_mv Mariano, André Augusto, 1980-
dc.contributor.author.fl_str_mv Oliveira, Allan Conselvan de
contributor_str_mv Mariano, André Augusto, 1980-
dc.subject.por.fl_str_mv Engenharia elétrica
Instrumentos de medição
Medidas eletricas
Impedância (Eletricidade)
topic Engenharia elétrica
Instrumentos de medição
Medidas eletricas
Impedância (Eletricidade)
description Orientador: Prof. PhD. André Mariano
publishDate 2015
dc.date.issued.fl_str_mv 2015
dc.date.accessioned.fl_str_mv 2024-04-25T19:30:24Z
dc.date.available.fl_str_mv 2024-04-25T19:30:24Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://hdl.handle.net/1884/38320
url https://hdl.handle.net/1884/38320
dc.language.iso.fl_str_mv por
language por
dc.relation.pt_BR.fl_str_mv Disponível em formato digital
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 171 f. : il. algumas color., tabs.
application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFPR
instname:Universidade Federal do Paraná (UFPR)
instacron:UFPR
instname_str Universidade Federal do Paraná (UFPR)
instacron_str UFPR
institution UFPR
reponame_str Repositório Institucional da UFPR
collection Repositório Institucional da UFPR
bitstream.url.fl_str_mv https://acervodigital.ufpr.br/bitstream/1884/38320/1/R%20-%20D%20-%20ALLAN%20CONSELVAN%20DE%20OLIVEIRA.pdf.jpg
https://acervodigital.ufpr.br/bitstream/1884/38320/2/R%20-%20D%20-%20ALLAN%20CONSELVAN%20DE%20OLIVEIRA.pdf.txt
https://acervodigital.ufpr.br/bitstream/1884/38320/3/R%20-%20D%20-%20ALLAN%20CONSELVAN%20DE%20OLIVEIRA.pdf
bitstream.checksum.fl_str_mv 0d5f627a341f668e0f825759ab8303fd
9dcc4b88aecc80d2824622bd10ced400
6b9932c1ffbce4eeb74c9e96ff47674d
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFPR - Universidade Federal do Paraná (UFPR)
repository.mail.fl_str_mv
_version_ 1801860498361155584

Registros relacionados