High level synthesis of a min-sum C LDPC decoder

Detalhes bibliográficos
Autor(a) principal: Dias, Álan Ferreira
Data de Publicação: 2014
Tipo de documento: Trabalho de conclusão de curso
Idioma: eng
Título da fonte: Repositório Institucional da UFRGS
Texto Completo: http://hdl.handle.net/10183/101885
Resumo: Esse trabalho propõe utilizar o método da síntese em alto nível para implementar um decodificador de códigos LDPC em hardware, partindo de sua implementação em software. O decodificador sintetizado é voltado para aplicação em códigos de barra 2D. Códigos de detecção e correção de erros são essênciais para o mundo da computação. Os códigos LDPC criados em 1960 foram redescobertos nos anos 1990 e sua utilização torna-se cada vez mais frequentemente utilizada em aplicações de ponta, devido ao seu alto desempenho. Contudo, a implementação de decodificadores mostrou-se um desafio para a comunidade de desenvolvimento de hardware. Serão apresentados os passos utilizados para sintetizar hardware trabalhando o mais próximo possível do modelo comportamental do sistema. Os resultados finais são gerados para operar em FGPA(Xilinx Virtex 6).
id UFRGS-2_4c834d6d69efff29e25ea7e795ecc7ea
oai_identifier_str oai:www.lume.ufrgs.br:10183/101885
network_acronym_str UFRGS-2
network_name_str Repositório Institucional da UFRGS
repository_id_str
spelling Dias, Álan FerreiraBraun, AxelRibas, Renato Perez2014-08-26T09:26:42Z2014http://hdl.handle.net/10183/101885000933260Esse trabalho propõe utilizar o método da síntese em alto nível para implementar um decodificador de códigos LDPC em hardware, partindo de sua implementação em software. O decodificador sintetizado é voltado para aplicação em códigos de barra 2D. Códigos de detecção e correção de erros são essênciais para o mundo da computação. Os códigos LDPC criados em 1960 foram redescobertos nos anos 1990 e sua utilização torna-se cada vez mais frequentemente utilizada em aplicações de ponta, devido ao seu alto desempenho. Contudo, a implementação de decodificadores mostrou-se um desafio para a comunidade de desenvolvimento de hardware. Serão apresentados os passos utilizados para sintetizar hardware trabalhando o mais próximo possível do modelo comportamental do sistema. Os resultados finais são gerados para operar em FGPA(Xilinx Virtex 6).This work proposes to utilize the high-level synthesis technique to implement a LDPC (Low-Density Parity-check Code) decoder in hardware, starting with its software version. Location and correction codes are essential in the computing world. The LDPC codes created in 1960 were rediscovered in the years 1990’s and its utilization has become each day more frequently used in high-end technologies, due to its great performance. However, implementing the decoder for such codes proved to be a great challenge for the hardware development community. This work will present the steps utilized to synthesize hardware working the closest as possible from the behavioral model of system. The final results are created so they work in a Xilinx Virtex 6 FPGA.application/pdfengSintese : Alto nivelMicroeletrônicaHigh level synthesisLDPC codesSystem designBlock codesHigh level synthesis of a min-sum C LDPC decoderImplementação em hardware de decodificador de códigos LDPC com síntese de alto nível info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2014Engenharia de Computaçãograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSORIGINAL000933260.pdf000933260.pdfTexto completo (inglês)application/pdf569374http://www.lume.ufrgs.br/bitstream/10183/101885/1/000933260.pdfee07566ea9841b18da7bfc0c597ced37MD51TEXT000933260.pdf.txt000933260.pdf.txtExtracted Texttext/plain67885http://www.lume.ufrgs.br/bitstream/10183/101885/2/000933260.pdf.txtbee57bde8e33a79618631285c6cbbf0eMD52THUMBNAIL000933260.pdf.jpg000933260.pdf.jpgGenerated Thumbnailimage/jpeg1038http://www.lume.ufrgs.br/bitstream/10183/101885/3/000933260.pdf.jpg40671c69ab92557940e97ae180f8c6d2MD5310183/1018852021-05-07 04:46:20.074589oai:www.lume.ufrgs.br:10183/101885Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2021-05-07T07:46:20Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false
dc.title.pt_BR.fl_str_mv High level synthesis of a min-sum C LDPC decoder
dc.title.alternative.pt.fl_str_mv Implementação em hardware de decodificador de códigos LDPC com síntese de alto nível
title High level synthesis of a min-sum C LDPC decoder
spellingShingle High level synthesis of a min-sum C LDPC decoder
Dias, Álan Ferreira
Sintese : Alto nivel
Microeletrônica
High level synthesis
LDPC codes
System design
Block codes
title_short High level synthesis of a min-sum C LDPC decoder
title_full High level synthesis of a min-sum C LDPC decoder
title_fullStr High level synthesis of a min-sum C LDPC decoder
title_full_unstemmed High level synthesis of a min-sum C LDPC decoder
title_sort High level synthesis of a min-sum C LDPC decoder
author Dias, Álan Ferreira
author_facet Dias, Álan Ferreira
author_role author
dc.contributor.author.fl_str_mv Dias, Álan Ferreira
dc.contributor.advisor1.fl_str_mv Braun, Axel
dc.contributor.advisor-co1.fl_str_mv Ribas, Renato Perez
contributor_str_mv Braun, Axel
Ribas, Renato Perez
dc.subject.por.fl_str_mv Sintese : Alto nivel
Microeletrônica
topic Sintese : Alto nivel
Microeletrônica
High level synthesis
LDPC codes
System design
Block codes
dc.subject.eng.fl_str_mv High level synthesis
LDPC codes
System design
Block codes
description Esse trabalho propõe utilizar o método da síntese em alto nível para implementar um decodificador de códigos LDPC em hardware, partindo de sua implementação em software. O decodificador sintetizado é voltado para aplicação em códigos de barra 2D. Códigos de detecção e correção de erros são essênciais para o mundo da computação. Os códigos LDPC criados em 1960 foram redescobertos nos anos 1990 e sua utilização torna-se cada vez mais frequentemente utilizada em aplicações de ponta, devido ao seu alto desempenho. Contudo, a implementação de decodificadores mostrou-se um desafio para a comunidade de desenvolvimento de hardware. Serão apresentados os passos utilizados para sintetizar hardware trabalhando o mais próximo possível do modelo comportamental do sistema. Os resultados finais são gerados para operar em FGPA(Xilinx Virtex 6).
publishDate 2014
dc.date.accessioned.fl_str_mv 2014-08-26T09:26:42Z
dc.date.issued.fl_str_mv 2014
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/10183/101885
dc.identifier.nrb.pt_BR.fl_str_mv 000933260
url http://hdl.handle.net/10183/101885
identifier_str_mv 000933260
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRGS
instname:Universidade Federal do Rio Grande do Sul (UFRGS)
instacron:UFRGS
instname_str Universidade Federal do Rio Grande do Sul (UFRGS)
instacron_str UFRGS
institution UFRGS
reponame_str Repositório Institucional da UFRGS
collection Repositório Institucional da UFRGS
bitstream.url.fl_str_mv http://www.lume.ufrgs.br/bitstream/10183/101885/1/000933260.pdf
http://www.lume.ufrgs.br/bitstream/10183/101885/2/000933260.pdf.txt
http://www.lume.ufrgs.br/bitstream/10183/101885/3/000933260.pdf.jpg
bitstream.checksum.fl_str_mv ee07566ea9841b18da7bfc0c597ced37
bee57bde8e33a79618631285c6cbbf0e
40671c69ab92557940e97ae180f8c6d2
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)
repository.mail.fl_str_mv
_version_ 1801224469964914688

Registros relacionados