Implementação de um algoritmo de redução de ruído para aparelhos auditivos binaurais em FPGAs

• Autor(a) principal: Andrade, Heitor Coltro de
• Data de Publicação: 2023
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: por
• Título da fonte: Repositório Institucional da UFRGS
• Texto Completo: http://hdl.handle.net/10183/272010
• topic: Aparelho auditivo; Ruído : Redução; Paralelismo; FPGA; Wiener filter; Hearing

Nos últimos anos, o uso de aparelhos auditivos vem crescendo constantemente. Ainda assim, há muitos desafios pendentes no desenvolvimento dos mesmos. Dentre estes destaca se o problema de redução de ruído, visto que, ao utilizar-se técnicas comuns de ampliação do sinal, aumenta-se não só o áudio de interesse como também barulhos e ruídos ao re dor do usuário, causando grande desconforto. Já existem soluções teóricas na literatura para esse problema. No entanto, tais soluções acabam sendo muito custosas devido à alta dificuldade de atender às restrições de área e energia que um aparelho auditivos pro porciona, custo esse que acaba sendo passado para o usuário final. Todavia, os recentes avanços nas tecnologias de rede permitem uma abordagem de computação de borda, onde o processamento desses algoritmos poderia ser feito através de uma arquitetura dedicada, de forma a atender os requisitos de latência do problema. O presente trabalho apresenta a implementação de um sistema de redução de ruído para aparelhos auditivos binaurais. Para essa redução, foi utilizado um filtro de Wiener adaptativo multicanal implementado a nível RTL utilizando aritmética de ponto fixo.