Estudo e avaliação de técnicas de redução de consumo em circuitos lógicos

• Autor(a) principal: Canabarro, Eduardo Antonio Achutti
• Data de Publicação: 2011
• Tipo de documento: Trabalho de conclusão de curso
• Idioma: por
• Título da fonte: Repositório Institucional da UFRGS
• Texto Completo: http://hdl.handle.net/10183/31050
• topic: Cmos; Microeletrônica; Low-power; Low voltage; Voltage reduction; Voltage scaling

O presente trabalho busca investigar técnicas de redução de consumo em circuitos lógicos, abordando tanto circuitos combinacionais quanto sequenciais. No estudo dirigido a circuitos combinacionais, é feito um estudo acerca da efetividade da redução da tensão de alimentação como forma de diminuir o consumo do circuito. Um circuito simples foi simulado em SPICE, utilizando 3 tecnologias distintas. Os dados relativos a consumo e atraso foram analisados, visando chegar a uma conclusão em relação à diminuição do consumo à custa do aumento do atraso. Juntamente com esta análise, foi realizado um estudo sobre margem de ruído em circuitos CMOS. A margem de ruído é o conceito que determina o quanto um circuito suporta de variação em sua entrada sem alterar a saída. Esse conceito é importante quando se trabalha em baixa tensão pois é relevante para o funcionamento correto do circuito e diretamente dependente da tensão de alimentação. No estudo dirigido a circuitos sequenciais, foi avaliado um flip-flop mestre-escravo proposto em uma patente de autoria de Christian Piguet, cientista suíço reputado por estudos na área de baixo consumo e baixa tensão. O objetivo era avaliar o funcionamento e a efetividade da proposição, bem como sua adequação para uso em circuitos de baixo consumo.