Low power design of CMOS time to digital converters
Autor(a) principal: | |
---|---|
Data de Publicação: | 2022 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/264328 |
Resumo: | Conversores Time-to-Digital (TDC) são extremamente importantes em sistemas eletrônicos para a quantização de tempo entre eventos de natureza digital. Dentre as diversas aplicações de um TDC, este trabalho foca na aplicação dele para conversores analógico digital de aproximações sucessivas (SAR ADC) de baixa dissipação de potência. A utilização de TDCs pode auxiliar o algoritmo de busca SAR em aumentar a eficiência energética do esquema de chaveamento capacitivo do conversor digital-analógico (DAC), que é um bloco crítico dos SAR ADCs. Este trabalho tem quatro grandes propósitos: i) investigar otimizações de dimensionamento de transistores para células digitais antes do desenvolvimento do circuito e das células que compõem o mesmo ; ii) realizar simulações em nível de dispositivo. para investigar a possibilidade de uso do ponto de operação ZTC dos MOSFETs, abaixo da tensão VDD) nominal, para a tecnologia 28 nm alvo deste trabalho; iii) comparar diferentes topologias de Flip-Flops tipo D em termos de tempo de setup, dissipação de potência e de energia por operação; iv) desenvolver um TDC do tipo flash para conversores analógico-digital SAR. A implementação do TDC de 8-bits de profundidade, no nodo tecnológico Bulk CMOS fabricável de 28 nm, demonstrou uma boa cobertura das entradas possíveis do SAR ADC após a etapa calibração. Os resultados de simulação indicam que a potência média dissipada pelo TDC chegou a valores como de 9.25 µ W em 600 mV, fazendo dele uma boa opção para a aplicação em circuitos não muito demandantes em termos de precisão. |
id |
UFRGS-2_be147703b61d7942d6ac41f4d0551f20 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/264328 |
network_acronym_str |
UFRGS-2 |
network_name_str |
Repositório Institucional da UFRGS |
repository_id_str |
|
spelling |
Wuerdig, Rodrigo NogueiraBampi, SergioCanal, Bruno2023-09-06T03:42:36Z2022http://hdl.handle.net/10183/264328001149083Conversores Time-to-Digital (TDC) são extremamente importantes em sistemas eletrônicos para a quantização de tempo entre eventos de natureza digital. Dentre as diversas aplicações de um TDC, este trabalho foca na aplicação dele para conversores analógico digital de aproximações sucessivas (SAR ADC) de baixa dissipação de potência. A utilização de TDCs pode auxiliar o algoritmo de busca SAR em aumentar a eficiência energética do esquema de chaveamento capacitivo do conversor digital-analógico (DAC), que é um bloco crítico dos SAR ADCs. Este trabalho tem quatro grandes propósitos: i) investigar otimizações de dimensionamento de transistores para células digitais antes do desenvolvimento do circuito e das células que compõem o mesmo ; ii) realizar simulações em nível de dispositivo. para investigar a possibilidade de uso do ponto de operação ZTC dos MOSFETs, abaixo da tensão VDD) nominal, para a tecnologia 28 nm alvo deste trabalho; iii) comparar diferentes topologias de Flip-Flops tipo D em termos de tempo de setup, dissipação de potência e de energia por operação; iv) desenvolver um TDC do tipo flash para conversores analógico-digital SAR. A implementação do TDC de 8-bits de profundidade, no nodo tecnológico Bulk CMOS fabricável de 28 nm, demonstrou uma boa cobertura das entradas possíveis do SAR ADC após a etapa calibração. Os resultados de simulação indicam que a potência média dissipada pelo TDC chegou a valores como de 9.25 µ W em 600 mV, fazendo dele uma boa opção para a aplicação em circuitos não muito demandantes em termos de precisão.The Time-to-Digital Converter (TDC) is an important circuit block for digitally quantify ing the time displacement between digital events. Among several applications of the TDC, this work focuses on its application to low-power Successive-approximation Analog-to Digital Converters (SAR ADC). The TDCs can assist the SAR algorithm to improve the energy efficiency of capacitive DAC switching schemes, which constitute a key block in the SAR ADC. This work has four main goals: i) investigating physical device sizing optimizations for digital cells using methods applicable prior to the actual circuit and cell design; ii) using device-level simulations to determine the possibility of using ZTC op eration of MOSFETs, at less-than-nominal VDD, for the target 28nm CMOS technology; iii) comparing different D Flip-Flop topologies in terms of setup time requirement, power, and energy per operation; and iv) designing a flash architecture TDC for the aforemen tioned application. The implemented coarse 8-bit deep TDC, in a manufacturable 28 nm Bulk CMOS technology, displayed good coverage of the SAR-ADC input after a calibra tion step. The TDC had a simulated mean power dissipation of just 9.25 µ W at 600 mV supply voltage, making it a good option for applications that are not very demanding in terms of precision.application/pdfporConversor analogico/digitalSistema eletronicoAlgoritmo de busca harmônicaDispositivos móveisTime-to-Digital ConvertersLow-Power DesignVLSI CMOSMixed Signal CMOSLow power design of CMOS time to digital convertersDesign de um conversor time to digital de baixa dissipação de potência em tecnologia CMOS info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulInstituto de InformáticaPorto Alegre, BR-RS2022Ciência da Computação: Ênfase em Ciência da Computação: Bachareladograduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001149083.pdf.txt001149083.pdf.txtExtracted Texttext/plain125728http://www.lume.ufrgs.br/bitstream/10183/264328/2/001149083.pdf.txt12f343c3d52537cdad1d7a0c2f87fbd3MD52ORIGINAL001149083.pdfTexto completo (inglês)application/pdf12464212http://www.lume.ufrgs.br/bitstream/10183/264328/1/001149083.pdf85344bbbfc0c63d252af487b45317b46MD5110183/2643282023-09-07 03:34:42.783113oai:www.lume.ufrgs.br:10183/264328Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2023-09-07T06:34:42Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Low power design of CMOS time to digital converters |
dc.title.alternative.pt.fl_str_mv |
Design de um conversor time to digital de baixa dissipação de potência em tecnologia CMOS |
title |
Low power design of CMOS time to digital converters |
spellingShingle |
Low power design of CMOS time to digital converters Wuerdig, Rodrigo Nogueira Conversor analogico/digital Sistema eletronico Algoritmo de busca harmônica Dispositivos móveis Time-to-Digital Converters Low-Power Design VLSI CMOS Mixed Signal CMOS |
title_short |
Low power design of CMOS time to digital converters |
title_full |
Low power design of CMOS time to digital converters |
title_fullStr |
Low power design of CMOS time to digital converters |
title_full_unstemmed |
Low power design of CMOS time to digital converters |
title_sort |
Low power design of CMOS time to digital converters |
author |
Wuerdig, Rodrigo Nogueira |
author_facet |
Wuerdig, Rodrigo Nogueira |
author_role |
author |
dc.contributor.author.fl_str_mv |
Wuerdig, Rodrigo Nogueira |
dc.contributor.advisor1.fl_str_mv |
Bampi, Sergio |
dc.contributor.advisor-co1.fl_str_mv |
Canal, Bruno |
contributor_str_mv |
Bampi, Sergio Canal, Bruno |
dc.subject.por.fl_str_mv |
Conversor analogico/digital Sistema eletronico Algoritmo de busca harmônica Dispositivos móveis |
topic |
Conversor analogico/digital Sistema eletronico Algoritmo de busca harmônica Dispositivos móveis Time-to-Digital Converters Low-Power Design VLSI CMOS Mixed Signal CMOS |
dc.subject.eng.fl_str_mv |
Time-to-Digital Converters Low-Power Design VLSI CMOS Mixed Signal CMOS |
description |
Conversores Time-to-Digital (TDC) são extremamente importantes em sistemas eletrônicos para a quantização de tempo entre eventos de natureza digital. Dentre as diversas aplicações de um TDC, este trabalho foca na aplicação dele para conversores analógico digital de aproximações sucessivas (SAR ADC) de baixa dissipação de potência. A utilização de TDCs pode auxiliar o algoritmo de busca SAR em aumentar a eficiência energética do esquema de chaveamento capacitivo do conversor digital-analógico (DAC), que é um bloco crítico dos SAR ADCs. Este trabalho tem quatro grandes propósitos: i) investigar otimizações de dimensionamento de transistores para células digitais antes do desenvolvimento do circuito e das células que compõem o mesmo ; ii) realizar simulações em nível de dispositivo. para investigar a possibilidade de uso do ponto de operação ZTC dos MOSFETs, abaixo da tensão VDD) nominal, para a tecnologia 28 nm alvo deste trabalho; iii) comparar diferentes topologias de Flip-Flops tipo D em termos de tempo de setup, dissipação de potência e de energia por operação; iv) desenvolver um TDC do tipo flash para conversores analógico-digital SAR. A implementação do TDC de 8-bits de profundidade, no nodo tecnológico Bulk CMOS fabricável de 28 nm, demonstrou uma boa cobertura das entradas possíveis do SAR ADC após a etapa calibração. Os resultados de simulação indicam que a potência média dissipada pelo TDC chegou a valores como de 9.25 µ W em 600 mV, fazendo dele uma boa opção para a aplicação em circuitos não muito demandantes em termos de precisão. |
publishDate |
2022 |
dc.date.issued.fl_str_mv |
2022 |
dc.date.accessioned.fl_str_mv |
2023-09-06T03:42:36Z |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/264328 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001149083 |
url |
http://hdl.handle.net/10183/264328 |
identifier_str_mv |
001149083 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Repositório Institucional da UFRGS |
collection |
Repositório Institucional da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/264328/2/001149083.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/264328/1/001149083.pdf |
bitstream.checksum.fl_str_mv |
12f343c3d52537cdad1d7a0c2f87fbd3 85344bbbfc0c63d252af487b45317b46 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
|
_version_ |
1815447348050919424 |