Projeto de um conversor digital-analógico para um transmissor Bluetooth em tecnologia CMOS.

• Autor(a) principal: Hernández Herrera, Hugo Daniel
• Data de Publicação: 2008
• Tipo de documento: Dissertação
• Idioma: por
• Título da fonte: Biblioteca Digital de Teses e Dissertações da USP
• Texto Completo: http://www.teses.usp.br/teses/disponiveis/3/3140/tde-27102016-154637/
• topic: Bluetooth; Bluetooth; Circuitos integrados; CMOS; CMOS; Conversor digital analógico; Current-steering; Digital-analog converter

Este trabalho apresenta o projeto de um conversor digital-analógico (DAC) para ser usado em um transmissor RF no padrão Bluetooth. Um DAC é usado em um transmissor RF por que os sinais processados digitalmente devem ser transmitidos analogicamente para outras estações de rádio. Nesta aplicação especificações do conversor como: frequência de amostragem, resolução, Faixa dinâmica livre de espúrios (SFDR), Relação sinal-ruído (SNR) e não-linearidade integral e diferencial (INL e DNL), são determinadas pelo padrão de modulação do transmissor RF que neste trabalho ´e Bluetooth. Além de baixo consumo de potência e de área, condições necessárias para implementar um sistema portável. A arquitetura current-steering segmentada é adequada para este tipo de aplicação. Esta arquitetura se baseia em um conjunto de fontes de corrente, as quais são comutadas para gerar uma tensão de saída. O projeto das fontes de corrente num DAC current steering determina o comportamento dinâmico e estático. No entanto, na literatura muitos trabalhos não têm uma boa estratégia de projeto. Como uma solução, este trabalho apresenta um estudo das variáveis e uma estratégia para o projeto de um DAC nesta arquitetura. A estratégia de projeto proposta para as fontes de corrente, consiste em um processo iterativo onde as variáveis são ajustadas de maneira simples, cumprindo os requerimentos, minimizando o consumo de potência e atingindo as especificações. Além disso, neste trabalho é incluída uma análise teórica dos requerimentos estáticos e dinâmicos, além de uma nova estratégia para a implementação do layout com a qual se obtém um baixo consumo de área. O DAC foi projeto e implementado em tecnologia CMOS de 0,35?m 4M2P. Alguns resultados obtidos no teste experimental são: área ativa do layout de 200?m×200?m, Corrente de escala completa de 700?A (uma tensão de alimentação de 3,3V), INL=0,3LSB, DNL=0,37LSB, SFDR=58dB para um sinal senoidal de saída de 1MHz e 50MHz de frequência de amostragem, SFDR=52dB para um sinal senoidal de saída de 1MHz e 10MHz de frequência de amostragem.