Implementação e ambiente de validação em lógica programável de um decodificador LDPC
Autor(a) principal: | |
---|---|
Data de Publicação: | 2021 |
Tipo de documento: | Trabalho de conclusão de curso |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFRGS |
Texto Completo: | http://hdl.handle.net/10183/223562 |
Resumo: | A concepção de um circuito integrado envolve uma sequência algorítmica de passos a serem cumpridos para transformar uma ideia em “silício”. De forma simplificada, um desses passos é a implementação de uma determinada lógica usando linguagens apropriadas para esta finalidade. Fundamentalmente é de suma importância efetivar testes e simulações nessa lógica, propiciando ao desenvolvedor menor risco financeiro, pois é uma oportunidade de encontrar defeitos e assim realizar novos e rápidos ciclos de projeto na lógica gerada. Com o intuito de realizar testes que demandariam excessivo tempo computacional de simulação na lógica em questão, é possível realizar a prototipação em lógica programável, em Field Programmable Gate Array (FPGA) e assim, fisicamente exercitar os circuitos digitais nela contida. Porém, para se realizar esta, é necessária a implementação não só do módulo de lógica em questão como também de uma infraestrutura adjacente para estimular o bloco e gerenciar os testes. Neste trabalho é proposta uma arquitetura para executar esses estímulos em um decodificador de correção de erros com estratégia LDPC. Para tal, é efetuada a implementação deste mesmo bloco, que fora anteriormente descrito pelo autor em HDL, juntamente com módulos de gerenciamento dos estímulos para exercitar e coletar os resultados. |
id |
UFRGS-2_eec7a63fe495eb3380e7ed396b938b26 |
---|---|
oai_identifier_str |
oai:www.lume.ufrgs.br:10183/223562 |
network_acronym_str |
UFRGS-2 |
network_name_str |
Repositório Institucional da UFRGS |
repository_id_str |
|
spelling |
Kipper, Paulo GuilhermeSusin, Altamiro Amadeu2021-07-10T04:51:59Z2021http://hdl.handle.net/10183/223562001127165A concepção de um circuito integrado envolve uma sequência algorítmica de passos a serem cumpridos para transformar uma ideia em “silício”. De forma simplificada, um desses passos é a implementação de uma determinada lógica usando linguagens apropriadas para esta finalidade. Fundamentalmente é de suma importância efetivar testes e simulações nessa lógica, propiciando ao desenvolvedor menor risco financeiro, pois é uma oportunidade de encontrar defeitos e assim realizar novos e rápidos ciclos de projeto na lógica gerada. Com o intuito de realizar testes que demandariam excessivo tempo computacional de simulação na lógica em questão, é possível realizar a prototipação em lógica programável, em Field Programmable Gate Array (FPGA) e assim, fisicamente exercitar os circuitos digitais nela contida. Porém, para se realizar esta, é necessária a implementação não só do módulo de lógica em questão como também de uma infraestrutura adjacente para estimular o bloco e gerenciar os testes. Neste trabalho é proposta uma arquitetura para executar esses estímulos em um decodificador de correção de erros com estratégia LDPC. Para tal, é efetuada a implementação deste mesmo bloco, que fora anteriormente descrito pelo autor em HDL, juntamente com módulos de gerenciamento dos estímulos para exercitar e coletar os resultados.The conception of an integrated circuit involves an algorithmic sequence of steps to be followed to transform an idea into “silicon”. In a simplified way, one of these steps is the implementation of a certain logic, using languages appropriate for this task. Fundamentally, it is crucial to carry tests and simulations in this logic, providing the developer with less financial risk, as it is an opportunity to find defects and thus carry out new and fast design cycles in the generated logic. To carry out tests that would require excessive computational simulation time in the logic in question, it is possible to perform prototyping in programmable logic, in Field Programmable Gate Array (FPGA), and therefore, physically exercise the digital circuits contained therein. However, to perform, it is necessary to implement the logic module in question and adjacent infrastructure to stimulate the block and manage the tests. An architecture is proposed to execute these stimuli in an error correction decoder with the LDPC strategy in this work. To this end, the implementation of this same block is carried out, which was previously described by the author in HDL, together with modules for managing the stimuli to exercise and collect the results.application/pdfporCircuitos integradosProgramação lógicaDetecção e correção de errosProgrammable logicFPGAError correction codesLDPCTelecommunicationTest and verificationImplementação e ambiente de validação em lógica programável de um decodificador LDPCinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisUniversidade Federal do Rio Grande do SulEscola de EngenhariaPorto Alegre, BR-RS2021Engenharia Elétricagraduaçãoinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRGSinstname:Universidade Federal do Rio Grande do Sul (UFRGS)instacron:UFRGSTEXT001127165.pdf.txt001127165.pdf.txtExtracted Texttext/plain64074http://www.lume.ufrgs.br/bitstream/10183/223562/2/001127165.pdf.txt1e5f6ed2079d10ab02c96b1def08b3feMD52ORIGINAL001127165.pdfTexto completoapplication/pdf1595347http://www.lume.ufrgs.br/bitstream/10183/223562/1/001127165.pdff7c8609affdf7c6ca356980f7641d8bfMD5110183/2235622021-08-18 04:35:04.963758oai:www.lume.ufrgs.br:10183/223562Repositório de PublicaçõesPUBhttps://lume.ufrgs.br/oai/requestopendoar:2021-08-18T07:35:04Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS)false |
dc.title.pt_BR.fl_str_mv |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC |
title |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC |
spellingShingle |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC Kipper, Paulo Guilherme Circuitos integrados Programação lógica Detecção e correção de erros Programmable logic FPGA Error correction codes LDPC Telecommunication Test and verification |
title_short |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC |
title_full |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC |
title_fullStr |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC |
title_full_unstemmed |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC |
title_sort |
Implementação e ambiente de validação em lógica programável de um decodificador LDPC |
author |
Kipper, Paulo Guilherme |
author_facet |
Kipper, Paulo Guilherme |
author_role |
author |
dc.contributor.author.fl_str_mv |
Kipper, Paulo Guilherme |
dc.contributor.advisor1.fl_str_mv |
Susin, Altamiro Amadeu |
contributor_str_mv |
Susin, Altamiro Amadeu |
dc.subject.por.fl_str_mv |
Circuitos integrados Programação lógica Detecção e correção de erros |
topic |
Circuitos integrados Programação lógica Detecção e correção de erros Programmable logic FPGA Error correction codes LDPC Telecommunication Test and verification |
dc.subject.eng.fl_str_mv |
Programmable logic FPGA Error correction codes LDPC Telecommunication Test and verification |
description |
A concepção de um circuito integrado envolve uma sequência algorítmica de passos a serem cumpridos para transformar uma ideia em “silício”. De forma simplificada, um desses passos é a implementação de uma determinada lógica usando linguagens apropriadas para esta finalidade. Fundamentalmente é de suma importância efetivar testes e simulações nessa lógica, propiciando ao desenvolvedor menor risco financeiro, pois é uma oportunidade de encontrar defeitos e assim realizar novos e rápidos ciclos de projeto na lógica gerada. Com o intuito de realizar testes que demandariam excessivo tempo computacional de simulação na lógica em questão, é possível realizar a prototipação em lógica programável, em Field Programmable Gate Array (FPGA) e assim, fisicamente exercitar os circuitos digitais nela contida. Porém, para se realizar esta, é necessária a implementação não só do módulo de lógica em questão como também de uma infraestrutura adjacente para estimular o bloco e gerenciar os testes. Neste trabalho é proposta uma arquitetura para executar esses estímulos em um decodificador de correção de erros com estratégia LDPC. Para tal, é efetuada a implementação deste mesmo bloco, que fora anteriormente descrito pelo autor em HDL, juntamente com módulos de gerenciamento dos estímulos para exercitar e coletar os resultados. |
publishDate |
2021 |
dc.date.accessioned.fl_str_mv |
2021-07-10T04:51:59Z |
dc.date.issued.fl_str_mv |
2021 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/bachelorThesis |
format |
bachelorThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://hdl.handle.net/10183/223562 |
dc.identifier.nrb.pt_BR.fl_str_mv |
001127165 |
url |
http://hdl.handle.net/10183/223562 |
identifier_str_mv |
001127165 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.format.none.fl_str_mv |
application/pdf |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFRGS instname:Universidade Federal do Rio Grande do Sul (UFRGS) instacron:UFRGS |
instname_str |
Universidade Federal do Rio Grande do Sul (UFRGS) |
instacron_str |
UFRGS |
institution |
UFRGS |
reponame_str |
Repositório Institucional da UFRGS |
collection |
Repositório Institucional da UFRGS |
bitstream.url.fl_str_mv |
http://www.lume.ufrgs.br/bitstream/10183/223562/2/001127165.pdf.txt http://www.lume.ufrgs.br/bitstream/10183/223562/1/001127165.pdf |
bitstream.checksum.fl_str_mv |
1e5f6ed2079d10ab02c96b1def08b3fe f7c8609affdf7c6ca356980f7641d8bf |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFRGS - Universidade Federal do Rio Grande do Sul (UFRGS) |
repository.mail.fl_str_mv |
|
_version_ |
1801224608774356992 |