Gerador clock de quatro fases para microprocessadores

Detalhes bibliográficos
Autor(a) principal: Barbosa, Mario Afonso da Silveira
Data de Publicação: 1991
Outros Autores: Façanha, Heloísa da Silva
Tipo de documento: Relatório
Idioma: por
Título da fonte: Repositório Institucional da UFRJ
Texto Completo: http://hdl.handle.net/11422/1096
Resumo: Este trabalho descreve o projeto de um circuito gerador de clock de quatro fases. A partir de um sinal de clock externo são geradas quatro fases não sobrepostas, na mesma frequência do sinal de entrada, e sincronizadas com este sinal. Este circuito será utilizado no microprocessador RISC com arquitetura SPARC em desenvolvimento no NCE/UFRJ. O gerador, baseado em um PLL (Phase Locked Loop ), deverá operar em torno de 20 MHz. O circuito será implementado no PMU brasileiro com tecnologia cMOS 2μm e no seu projeto foi usado o sistema TEDMOS.
id UFRJ_9518f330750a22a34741c24610362e27
oai_identifier_str oai:pantheon.ufrj.br:11422/1096
network_acronym_str UFRJ
network_name_str Repositório Institucional da UFRJ
repository_id_str
spelling Barbosa, Mario Afonso da SilveiraFaçanha, Heloísa da Silva2016-11-10T15:33:50Z2023-11-30T03:03:05Z1991-10-30BARBOSA, M. A. da S.; FAÇANHA, H. da S. Gerador de clock de quatro fases para microprocessadores. Rio de Janeiro: NCE, UFRJ, 1991. 12 p. (Relatório Técnico, 16/91)http://hdl.handle.net/11422/1096Este trabalho descreve o projeto de um circuito gerador de clock de quatro fases. A partir de um sinal de clock externo são geradas quatro fases não sobrepostas, na mesma frequência do sinal de entrada, e sincronizadas com este sinal. Este circuito será utilizado no microprocessador RISC com arquitetura SPARC em desenvolvimento no NCE/UFRJ. O gerador, baseado em um PLL (Phase Locked Loop ), deverá operar em torno de 20 MHz. O circuito será implementado no PMU brasileiro com tecnologia cMOS 2μm e no seu projeto foi usado o sistema TEDMOS.This paper describes the design of a four-phase clock generator integrated circuit. The four nonoverlappÍng phases are generated from an external reference clock, at the same frequency and synchronized with this signal. This circuit will be used in a RISC microprocessor based on the SPARC architecture under development at NCE/UFRJ. The generator is a PLL-based one, for .operation around 20 MHz. This circuit will be implemented Ín the Brazilian PMU using a 2 μm cMOS technology. It was designed using the TEDMOS systemSubmitted by Raquel Porto (raquel@nce.ufrj.br) on 2016-11-10T15:33:50Z No. of bitstreams: 1 16_91_000040417.pdf: 2342199 bytes, checksum: 07a4fbf2468a68fd4e8e524c8f70d3a6 (MD5)Made available in DSpace on 2016-11-10T15:33:50Z (GMT). No. of bitstreams: 1 16_91_000040417.pdf: 2342199 bytes, checksum: 07a4fbf2468a68fd4e8e524c8f70d3a6 (MD5) Previous issue date: 1991-10-30porRelatório Técnico NCECNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOCircuitos eletrônicosMicroprocessador RiscGerador clock de quatro fases para microprocessadoresinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/report1691abertoBrasilInstituto Tércio Pacitti de Aplicações e Pesquisas Computacionaisinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRJinstname:Universidade Federal do Rio de Janeiro (UFRJ)instacron:UFRJLICENSElicense.txtlicense.txttext/plain; charset=utf-81853http://pantheon.ufrj.br:80/bitstream/11422/1096/2/license.txtdd32849f2bfb22da963c3aac6e26e255MD52ORIGINAL16_91_000040417.pdf16_91_000040417.pdfapplication/pdf972527http://pantheon.ufrj.br:80/bitstream/11422/1096/3/16_91_000040417.pdf6f34c94f960b6fcf1c1e7c88aa9138d5MD53TEXT16_91_000040417.pdf.txt16_91_000040417.pdf.txtExtracted texttext/plain13872http://pantheon.ufrj.br:80/bitstream/11422/1096/4/16_91_000040417.pdf.txt69e113244f8cbc87158d3c8bf57bb83eMD5411422/10962023-11-30 00:03:05.969oai:pantheon.ufrj.br:11422/1096TElDRU7Dh0EgTsODTy1FWENMVVNJVkEgREUgRElTVFJJQlVJw4fDg08KCkFvIGFzc2luYXIgZSBlbnRyZWdhciBlc3RhIGxpY2Vuw6dhLCB2b2PDqihzKSBvKHMpIGF1dG9yKGVzKSBvdSBwcm9wcmlldMOhcmlvKHMpIGRvcyBkaXJlaXRvcyBhdXRvcmFpcyBjb25jZWRlKG0pIGFvIFJlcG9zaXTDs3JpbyBQYW50aGVvbiBkYSBVbml2ZXJzaWRhZGUgRmVkZXJhbCBkbyBSaW8gZGUgSmFuZWlybyAoVUZSSikgbyBkaXJlaXRvIG7Do28gLSBleGNsdXNpdm8gZGUgcmVwcm9kdXppciwgY29udmVydGVyIChjb21vIGRlZmluaWRvIGFiYWl4byksIGUvb3UgZGlzdHJpYnVpciBvIGRvY3VtZW50byBlbnRyZWd1ZSAoaW5jbHVpbmRvIG8gcmVzdW1vKSBlbSB0b2RvIG8gbXVuZG8sIGVtIGZvcm1hdG8gZWxldHLDtG5pY28gZSBlbSBxdWFscXVlciBtZWlvLCBpbmNsdWluZG8sIG1hcyBuw6NvIGxpbWl0YWRvIGEgw6F1ZGlvIGUvb3UgdsOtZGVvLgoKVm9jw6ogY29uY29yZGEgcXVlIGEgVUZSSiBwb2RlLCBzZW0gYWx0ZXJhciBvIGNvbnRlw7pkbywgdHJhZHV6aXIgYSBhcHJlc2VudGHDp8OjbyBkZSBxdWFscXVlciBtZWlvIG91IGZvcm1hdG8gY29tIGEgZmluYWxpZGFkZSBkZSBwcmVzZXJ2YcOnw6NvLgoKVm9jw6ogdGFtYsOpbSBjb25jb3JkYSBxdWUgYSBVRlJKIHBvZGUgbWFudGVyIG1haXMgZGUgdW1hIGPDs3BpYSBkZXNzYSBzdWJtaXNzw6NvIHBhcmEgZmlucyBkZSBzZWd1cmFuw6dhLCBiYWNrLXVwIGUgcHJlc2VydmHDp8OjbyBkaWdpdGFsLgoKRGVjbGFyYSBxdWUgbyBkb2N1bWVudG8gZW50cmVndWUgw6kgc2V1IHRyYWJhbGhvIG9yaWdpbmFsLCBlIHF1ZSB2b2PDqiB0ZW0gbyBkaXJlaXRvIGRlIGNvbmNlZGVyIG9zIGRpcmVpdG9zIGNvbnRpZG9zIG5lc3RhIGxpY2Vuw6dhLiBWb2PDqiB0YW1iw6ltIGRlY2xhcmEgcXVlIGEgc3VhIGFwcmVzZW50YcOnw6NvLCBjb20gbyBtZWxob3IgZGUgc2V1cyBjb25oZWNpbWVudG9zLCBuw6NvIGluZnJpbmdpIGRpcmVpdG9zIGF1dG9yYWlzIGRlIHRlcmNlaXJvcy4KClNlIG8gZG9jdW1lbnRvIGVudHJlZ3VlIGNvbnTDqW0gbWF0ZXJpYWwgZG8gcXVhbCB2b2PDqiBuw6NvIHRlbSBkaXJlaXRvcyBkZSBhdXRvciwgZGVjbGFyYSBxdWUgb2J0ZXZlIGEgcGVybWlzc8OjbyBpcnJlc3RyaXRhIGRvIGRldGVudG9yIGRvcyBkaXJlaXRvcyBhdXRvcmFpcyBlIGNvbmNlZGUgYSBVRlJKIG9zIGRpcmVpdG9zIHJlcXVlcmlkb3MgcG9yIGVzdGEgbGljZW7Dp2EsIGUgcXVlIGVzc2UgbWF0ZXJpYWwgZGUgcHJvcHJpZWRhZGUgZGUgdGVyY2Vpcm9zIGVzdMOhIGNsYXJhbWVudGUgaWRlbnRpZmljYWRvIGUgcmVjb25oZWNpZG8gbm8gdGV4dG8gb3UgY29udGXDumRvIGRhIHN1Ym1pc3PDo28uCgpTZSBvIGRvY3VtZW50byBlbnRyZWd1ZSDDqSBiYXNlYWRvIGVtIHRyYWJhbGhvIHF1ZSBmb2ksIG91IHRlbSBzaWRvIHBhdHJvY2luYWRvIG91IGFwb2lhZG8gcG9yIHVtYSBhZ8OqbmNpYSBvdSBvdXRybyhzKSBvcmdhbmlzbW8ocykgcXVlIG7Do28gYSBVRlJKLCB2b2PDqiBkZWNsYXJhIHF1ZSBjdW1wcml1IHF1YWxxdWVyIGRpcmVpdG8gZGUgUkVWSVPDg08gb3UgZGUgb3V0cmFzIG9icmlnYcOnw7VlcyByZXF1ZXJpZGFzIHBvciBjb250cmF0byBvdSBhY29yZG8uCgpBIFVGUkogaXLDoSBpZGVudGlmaWNhciBjbGFyYW1lbnRlIG8ocykgc2V1KHMpIG5vbWUocykgY29tbyBhdXRvcihlcykgb3UgcHJvcHJpZXTDoXJpbyhzKSBkYSBzdWJtaXNzw6NvLCBlIG7Do28gZmFyw6EgcXVhbHF1ZXIgYWx0ZXJhw6fDo28sIHBhcmEgYWzDqW0gZGFzIHBlcm1pdGlkYXMgcG9yIGVzdGEgbGljZW7Dp2EsIG5vIGF0byBkZSBzdWJtaXNzw6NvLgo=Repositório de PublicaçõesPUBhttp://www.pantheon.ufrj.br/oai/requestopendoar:2023-11-30T03:03:05Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)false
dc.title.pt_BR.fl_str_mv Gerador clock de quatro fases para microprocessadores
title Gerador clock de quatro fases para microprocessadores
spellingShingle Gerador clock de quatro fases para microprocessadores
Barbosa, Mario Afonso da Silveira
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Circuitos eletrônicos
Microprocessador Risc
title_short Gerador clock de quatro fases para microprocessadores
title_full Gerador clock de quatro fases para microprocessadores
title_fullStr Gerador clock de quatro fases para microprocessadores
title_full_unstemmed Gerador clock de quatro fases para microprocessadores
title_sort Gerador clock de quatro fases para microprocessadores
author Barbosa, Mario Afonso da Silveira
author_facet Barbosa, Mario Afonso da Silveira
Façanha, Heloísa da Silva
author_role author
author2 Façanha, Heloísa da Silva
author2_role author
dc.contributor.author.fl_str_mv Barbosa, Mario Afonso da Silveira
Façanha, Heloísa da Silva
dc.subject.cnpq.fl_str_mv CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
topic CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
Circuitos eletrônicos
Microprocessador Risc
dc.subject.por.fl_str_mv Circuitos eletrônicos
Microprocessador Risc
description Este trabalho descreve o projeto de um circuito gerador de clock de quatro fases. A partir de um sinal de clock externo são geradas quatro fases não sobrepostas, na mesma frequência do sinal de entrada, e sincronizadas com este sinal. Este circuito será utilizado no microprocessador RISC com arquitetura SPARC em desenvolvimento no NCE/UFRJ. O gerador, baseado em um PLL (Phase Locked Loop ), deverá operar em torno de 20 MHz. O circuito será implementado no PMU brasileiro com tecnologia cMOS 2μm e no seu projeto foi usado o sistema TEDMOS.
publishDate 1991
dc.date.issued.fl_str_mv 1991-10-30
dc.date.accessioned.fl_str_mv 2016-11-10T15:33:50Z
dc.date.available.fl_str_mv 2023-11-30T03:03:05Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/report
format report
status_str publishedVersion
dc.identifier.citation.fl_str_mv BARBOSA, M. A. da S.; FAÇANHA, H. da S. Gerador de clock de quatro fases para microprocessadores. Rio de Janeiro: NCE, UFRJ, 1991. 12 p. (Relatório Técnico, 16/91)
dc.identifier.uri.fl_str_mv http://hdl.handle.net/11422/1096
identifier_str_mv BARBOSA, M. A. da S.; FAÇANHA, H. da S. Gerador de clock de quatro fases para microprocessadores. Rio de Janeiro: NCE, UFRJ, 1991. 12 p. (Relatório Técnico, 16/91)
url http://hdl.handle.net/11422/1096
dc.language.iso.fl_str_mv por
language por
dc.relation.ispartof.pt_BR.fl_str_mv Relatório Técnico NCE
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRJ
instname:Universidade Federal do Rio de Janeiro (UFRJ)
instacron:UFRJ
instname_str Universidade Federal do Rio de Janeiro (UFRJ)
instacron_str UFRJ
institution UFRJ
reponame_str Repositório Institucional da UFRJ
collection Repositório Institucional da UFRJ
bitstream.url.fl_str_mv http://pantheon.ufrj.br:80/bitstream/11422/1096/2/license.txt
http://pantheon.ufrj.br:80/bitstream/11422/1096/3/16_91_000040417.pdf
http://pantheon.ufrj.br:80/bitstream/11422/1096/4/16_91_000040417.pdf.txt
bitstream.checksum.fl_str_mv dd32849f2bfb22da963c3aac6e26e255
6f34c94f960b6fcf1c1e7c88aa9138d5
69e113244f8cbc87158d3c8bf57bb83e
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)
repository.mail.fl_str_mv
_version_ 1784097076528807936

Registros relacionados