Gerador clock de quatro fases para microprocessadores

Detalhes bibliográficos
Autor(a) principal: Barbosa, Mario Afonso da Silveira
Data de Publicação: 1991
Outros Autores: Façanha, Heloísa da Silva
Tipo de documento: Relatório
Idioma: por
Título da fonte: Repositório Institucional da UFRJ
Texto Completo: http://hdl.handle.net/11422/1096
Resumo: This paper describes the design of a four-phase clock generator integrated circuit. The four nonoverlappÍng phases are generated from an external reference clock, at the same frequency and synchronized with this signal. This circuit will be used in a RISC microprocessor based on the SPARC architecture under development at NCE/UFRJ. The generator is a PLL-based one, for .operation around 20 MHz. This circuit will be implemented Ín the Brazilian PMU using a 2 μm cMOS technology. It was designed using the TEDMOS system
id UFRJ_9518f330750a22a34741c24610362e27
oai_identifier_str oai:pantheon.ufrj.br:11422/1096
network_acronym_str UFRJ
network_name_str Repositório Institucional da UFRJ
repository_id_str
spelling Gerador clock de quatro fases para microprocessadoresCircuitos eletrônicosMicroprocessador RiscCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAOThis paper describes the design of a four-phase clock generator integrated circuit. The four nonoverlappÍng phases are generated from an external reference clock, at the same frequency and synchronized with this signal. This circuit will be used in a RISC microprocessor based on the SPARC architecture under development at NCE/UFRJ. The generator is a PLL-based one, for .operation around 20 MHz. This circuit will be implemented Ín the Brazilian PMU using a 2 μm cMOS technology. It was designed using the TEDMOS systemEste trabalho descreve o projeto de um circuito gerador de clock de quatro fases. A partir de um sinal de clock externo são geradas quatro fases não sobrepostas, na mesma frequência do sinal de entrada, e sincronizadas com este sinal. Este circuito será utilizado no microprocessador RISC com arquitetura SPARC em desenvolvimento no NCE/UFRJ. O gerador, baseado em um PLL (Phase Locked Loop ), deverá operar em torno de 20 MHz. O circuito será implementado no PMU brasileiro com tecnologia cMOS 2μm e no seu projeto foi usado o sistema TEDMOS.BrasilInstituto Tércio Pacitti de Aplicações e Pesquisas Computacionais2016-11-10T15:33:50Z2023-12-21T03:05:07Z1991-10-30info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/reportBARBOSA, M. A. da S.; FAÇANHA, H. da S. Gerador de clock de quatro fases para microprocessadores. Rio de Janeiro: NCE, UFRJ, 1991. 12 p. (Relatório Técnico, 16/91)http://hdl.handle.net/11422/1096porRelatório Técnico NCEBarbosa, Mario Afonso da SilveiraFaçanha, Heloísa da Silvainfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRJinstname:Universidade Federal do Rio de Janeiro (UFRJ)instacron:UFRJ2023-12-21T03:05:07Zoai:pantheon.ufrj.br:11422/1096Repositório InstitucionalPUBhttp://www.pantheon.ufrj.br/oai/requestpantheon@sibi.ufrj.bropendoar:2023-12-21T03:05:07Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)false
dc.title.none.fl_str_mv Gerador clock de quatro fases para microprocessadores
title Gerador clock de quatro fases para microprocessadores
spellingShingle Gerador clock de quatro fases para microprocessadores
Barbosa, Mario Afonso da Silveira
Circuitos eletrônicos
Microprocessador Risc
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
title_short Gerador clock de quatro fases para microprocessadores
title_full Gerador clock de quatro fases para microprocessadores
title_fullStr Gerador clock de quatro fases para microprocessadores
title_full_unstemmed Gerador clock de quatro fases para microprocessadores
title_sort Gerador clock de quatro fases para microprocessadores
author Barbosa, Mario Afonso da Silveira
author_facet Barbosa, Mario Afonso da Silveira
Façanha, Heloísa da Silva
author_role author
author2 Façanha, Heloísa da Silva
author2_role author
dc.contributor.author.fl_str_mv Barbosa, Mario Afonso da Silveira
Façanha, Heloísa da Silva
dc.subject.por.fl_str_mv Circuitos eletrônicos
Microprocessador Risc
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
topic Circuitos eletrônicos
Microprocessador Risc
CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
description This paper describes the design of a four-phase clock generator integrated circuit. The four nonoverlappÍng phases are generated from an external reference clock, at the same frequency and synchronized with this signal. This circuit will be used in a RISC microprocessor based on the SPARC architecture under development at NCE/UFRJ. The generator is a PLL-based one, for .operation around 20 MHz. This circuit will be implemented Ín the Brazilian PMU using a 2 μm cMOS technology. It was designed using the TEDMOS system
publishDate 1991
dc.date.none.fl_str_mv 1991-10-30
2016-11-10T15:33:50Z
2023-12-21T03:05:07Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/report
format report
status_str publishedVersion
dc.identifier.uri.fl_str_mv BARBOSA, M. A. da S.; FAÇANHA, H. da S. Gerador de clock de quatro fases para microprocessadores. Rio de Janeiro: NCE, UFRJ, 1991. 12 p. (Relatório Técnico, 16/91)
http://hdl.handle.net/11422/1096
identifier_str_mv BARBOSA, M. A. da S.; FAÇANHA, H. da S. Gerador de clock de quatro fases para microprocessadores. Rio de Janeiro: NCE, UFRJ, 1991. 12 p. (Relatório Técnico, 16/91)
url http://hdl.handle.net/11422/1096
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv Relatório Técnico NCE
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Brasil
Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais
publisher.none.fl_str_mv Brasil
Instituto Tércio Pacitti de Aplicações e Pesquisas Computacionais
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRJ
instname:Universidade Federal do Rio de Janeiro (UFRJ)
instacron:UFRJ
instname_str Universidade Federal do Rio de Janeiro (UFRJ)
instacron_str UFRJ
institution UFRJ
reponame_str Repositório Institucional da UFRJ
collection Repositório Institucional da UFRJ
repository.name.fl_str_mv Repositório Institucional da UFRJ - Universidade Federal do Rio de Janeiro (UFRJ)
repository.mail.fl_str_mv pantheon@sibi.ufrj.br
_version_ 1815455959008411648

Registros relacionados