Metodologia de Verificação Funcional para Circuitos Analógicos

Detalhes bibliográficos
Autor(a) principal: Fonseca, Adauto Luis Tadeo Bernardes da
Data de Publicação: 2009
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFRN
Texto Completo: https://repositorio.ufrn.br/jspui/handle/123456789/15298
Resumo: This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developed
id UFRN_2588b88a6cd87f5f152f43dfcc7a8a63
oai_identifier_str oai:https://repositorio.ufrn.br:123456789/15298
network_acronym_str UFRN
network_name_str Repositório Institucional da UFRN
repository_id_str
spelling Fonseca, Adauto Luis Tadeo Bernardes dahttp://lattes.cnpq.br/5726959712548590http://lattes.cnpq.br/9092018794878372Oliveira, José Alberto Nicolau dehttp://lattes.cnpq.br/2871134011057075Bourguet, Vincent Patrick Mariehttp://lattes.cnpq.br/7331200835732053Melcher, Elmar Uwe Kurthttp://lattes.cnpq.br/2995510206880397Sousa, Fernando Rangel de2014-12-17T14:55:40Z2010-05-052014-12-17T14:55:40Z2009-09-04FONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.https://repositorio.ufrn.br/jspui/handle/123456789/15298This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developedO presente trabalho tem como objetivo desenvolver uma ferramenta de verificação para circuitos analógicos. O principal objetivo desta é aumentar a automação dos processos de verificação. Além disso, proporcionar a construção de um ambiente de verificação capaz de gerar relatórios ao longo deste processo. Esta metodologia é baseada na técnica do Modelo de Ouro, no entanto, ela também propõe uma segunda técnica para verificar o modelo de referência, para se obter resultados mais confiáveis. A metodologia foi utilizada, como estudo de caso, na verificação de um amplificador operacionalCoordenação de Aperfeiçoamento de Pessoal de Nível Superiorapplication/pdfporUniversidade Federal do Rio Grande do NortePrograma de Pós-Graduação em Engenharia ElétricaUFRNBRAutomação e Sistemas; Engenharia de Computação; TelecomunicaçõesVerificaçãoCircuitos analógicosTécnicas de verificaçãoAmbiente de VerificaçãoVHDL-AMSVerificationAnalog circuitsIntegrated circuitsVerification techniquesVerification environmentVHDL-AMSCNPQ::ENGENHARIAS::ENGENHARIA ELETRICAMetodologia de Verificação Funcional para Circuitos Analógicosinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRNORIGINALAdautoLT.pdfapplication/pdf2061017https://repositorio.ufrn.br/bitstream/123456789/15298/1/AdautoLT.pdf12a139ba25174e3b22d08cf31c934500MD51TEXTAdautoLT.pdf.txtAdautoLT.pdf.txtExtracted texttext/plain211243https://repositorio.ufrn.br/bitstream/123456789/15298/6/AdautoLT.pdf.txtcd08c5283b4e8d4d80fc34217070a4bcMD56THUMBNAILAdautoLT.pdf.jpgAdautoLT.pdf.jpgIM Thumbnailimage/jpeg2440https://repositorio.ufrn.br/bitstream/123456789/15298/7/AdautoLT.pdf.jpga6b5af56743e5b4f6229f64e5c4d7f55MD57123456789/152982017-11-02 08:11:46.827oai:https://repositorio.ufrn.br:123456789/15298Repositório de PublicaçõesPUBhttp://repositorio.ufrn.br/oai/opendoar:2017-11-02T11:11:46Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false
dc.title.por.fl_str_mv Metodologia de Verificação Funcional para Circuitos Analógicos
title Metodologia de Verificação Funcional para Circuitos Analógicos
spellingShingle Metodologia de Verificação Funcional para Circuitos Analógicos
Fonseca, Adauto Luis Tadeo Bernardes da
Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
VHDL-AMS
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
title_short Metodologia de Verificação Funcional para Circuitos Analógicos
title_full Metodologia de Verificação Funcional para Circuitos Analógicos
title_fullStr Metodologia de Verificação Funcional para Circuitos Analógicos
title_full_unstemmed Metodologia de Verificação Funcional para Circuitos Analógicos
title_sort Metodologia de Verificação Funcional para Circuitos Analógicos
author Fonseca, Adauto Luis Tadeo Bernardes da
author_facet Fonseca, Adauto Luis Tadeo Bernardes da
author_role author
dc.contributor.authorID.por.fl_str_mv
dc.contributor.authorLattes.por.fl_str_mv http://lattes.cnpq.br/5726959712548590
dc.contributor.advisorID.por.fl_str_mv
dc.contributor.advisorLattes.por.fl_str_mv http://lattes.cnpq.br/9092018794878372
dc.contributor.referees1.pt_BR.fl_str_mv Oliveira, José Alberto Nicolau de
dc.contributor.referees1ID.por.fl_str_mv
dc.contributor.referees1Lattes.por.fl_str_mv http://lattes.cnpq.br/2871134011057075
dc.contributor.referees2.pt_BR.fl_str_mv Bourguet, Vincent Patrick Marie
dc.contributor.referees2ID.por.fl_str_mv
dc.contributor.referees2Lattes.por.fl_str_mv http://lattes.cnpq.br/7331200835732053
dc.contributor.referees3.pt_BR.fl_str_mv Melcher, Elmar Uwe Kurt
dc.contributor.referees3ID.por.fl_str_mv
dc.contributor.referees3Lattes.por.fl_str_mv http://lattes.cnpq.br/2995510206880397
dc.contributor.author.fl_str_mv Fonseca, Adauto Luis Tadeo Bernardes da
dc.contributor.advisor1.fl_str_mv Sousa, Fernando Rangel de
contributor_str_mv Sousa, Fernando Rangel de
dc.subject.por.fl_str_mv Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
topic Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
VHDL-AMS
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
dc.subject.eng.fl_str_mv Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
VHDL-AMS
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
description This work proposes a new methodology to verify those analog circuits, providing an automated tools to help the verifiers to have a more truthful result. This work presents the development of new methodology for analog circuits verification. The main goal is to provide a more automated verification process to certify analog circuits functional behavior. The proposed methodology is based on the golden model technique. A verification environment based on this methodology was built and results of a study case based on the validation of an operational amplifier design are offered as a confirmation of its effectiveness. The results had shown that the verification process was more truthful because of the automation provided by the tool developed
publishDate 2009
dc.date.issued.fl_str_mv 2009-09-04
dc.date.available.fl_str_mv 2010-05-05
2014-12-17T14:55:40Z
dc.date.accessioned.fl_str_mv 2014-12-17T14:55:40Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv FONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.
dc.identifier.uri.fl_str_mv https://repositorio.ufrn.br/jspui/handle/123456789/15298
identifier_str_mv FONSECA, Adauto Luis Tadeo Bernardes da. Metodologia de Verificação Funcional para Circuitos Analógicos. 2009. 119 f. Dissertação (Mestrado em Automação e Sistemas; Engenharia de Computação; Telecomunicações) - Universidade Federal do Rio Grande do Norte, Natal, 2009.
url https://repositorio.ufrn.br/jspui/handle/123456789/15298
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
dc.publisher.program.fl_str_mv Programa de Pós-Graduação em Engenharia Elétrica
dc.publisher.initials.fl_str_mv UFRN
dc.publisher.country.fl_str_mv BR
dc.publisher.department.fl_str_mv Automação e Sistemas; Engenharia de Computação; Telecomunicações
publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRN
instname:Universidade Federal do Rio Grande do Norte (UFRN)
instacron:UFRN
instname_str Universidade Federal do Rio Grande do Norte (UFRN)
instacron_str UFRN
institution UFRN
reponame_str Repositório Institucional da UFRN
collection Repositório Institucional da UFRN
bitstream.url.fl_str_mv https://repositorio.ufrn.br/bitstream/123456789/15298/1/AdautoLT.pdf
https://repositorio.ufrn.br/bitstream/123456789/15298/6/AdautoLT.pdf.txt
https://repositorio.ufrn.br/bitstream/123456789/15298/7/AdautoLT.pdf.jpg
bitstream.checksum.fl_str_mv 12a139ba25174e3b22d08cf31c934500
cd08c5283b4e8d4d80fc34217070a4bc
a6b5af56743e5b4f6229f64e5c4d7f55
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)
repository.mail.fl_str_mv
_version_ 1814832998079528960

Registros relacionados