LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA

Detalhes bibliográficos
Autor(a) principal: Avelino, Álvaro Medeiros
Data de Publicação: 2017
Tipo de documento: Tese
Idioma: por
Título da fonte: Repositório Institucional da UFRN
Texto Completo: https://repositorio.ufrn.br/jspui/handle/123456789/24793
Resumo: Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)
id UFRN_dea8fc1fa5ebacef0368506502617c70
oai_identifier_str oai:https://repositorio.ufrn.br:123456789/24793
network_acronym_str UFRN
network_name_str Repositório Institucional da UFRN
repository_id_str
spelling Avelino, Álvaro Medeiroshttp://lattes.cnpq.br/3771815975074527http://lattes.cnpq.br/4823406157799513Oliveira, José Alberto Nicolau dehttp://lattes.cnpq.br/2871134011057075Melo, Júlio César Paulino dehttp://lattes.cnpq.br/2930421117873633Sakuyama, Carlos Alberto Valderramahttp://lattes.cnpq.br/4405442140445324Marques, EduardoPedrino, Emerson Carloshttp://lattes.cnpq.br/6481363465527189Roda, Valentin Obac2018-02-22T22:32:30Z2018-02-22T22:32:30Z2017-06-09AVELINO, Álvaro Medeiros. LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA. 2017. 98f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2017.https://repositorio.ufrn.br/jspui/handle/123456789/24793Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)Este trabalho utiliza como base a arquitetura P2IP, de grão grosso reconfigurável (em tempo de execução) de baixa latência, aplicada ao processamento de imagens em tempo real. Esta arquitetura foi implementada em FPGA, sendo validada com alguns algoritmos básicos de processamento de imagens, tais como Edge Sharpening, Canny Edge Detection e Harris Corner Detection. A quantidade de Elementos de Processamento é definida pelo algoritmo que demanda uma quantidade maior de processamento. Entretanto, nem todos os Elementos de Processamento são utilizados o tempo todo. Mesmo estando ociosos estes Elementos de Processamento contribuem ativamente para o consumo estático de potência. A ideia do presente trabalho é propor uma versão modificada do Elemento de Processamento, que não contenha nenhum bloco interno, mas seja capaz de replicar a entrada na saída. Quando necessário, este novo EP é substituído pelo tradicional utilizando Reconfiguração Parcial. Isso leva a um consumo energético mais eficiente, característica bastante relevante de sistemas alimentados a bateria. As variáveis utilizadas na validação da proposta serão o consumo energético, a latência durante a reconfiguração parcial e a área ocupada.porCNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃOFPGAReconfiguração parcialProcessamento de vídeo em tempo realEficiência energéticaLP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisPROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃOUFRNBrasilinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRNTEXTAlvaroMedeirosAvelino_TESE.pdf.txtAlvaroMedeirosAvelino_TESE.pdf.txtExtracted texttext/plain156118https://repositorio.ufrn.br/bitstream/123456789/24793/2/AlvaroMedeirosAvelino_TESE.pdf.txt153def767a1b2996949ceb4a4cb6a6a9MD52THUMBNAILAlvaroMedeirosAvelino_TESE.pdf.jpgAlvaroMedeirosAvelino_TESE.pdf.jpgIM Thumbnailimage/jpeg3815https://repositorio.ufrn.br/bitstream/123456789/24793/3/AlvaroMedeirosAvelino_TESE.pdf.jpg44c8400f3dde34258b079a9888620da5MD53TEXTAlvaroMedeirosAvelino_TESE.pdf.txtAlvaroMedeirosAvelino_TESE.pdf.txtExtracted texttext/plain156118https://repositorio.ufrn.br/bitstream/123456789/24793/2/AlvaroMedeirosAvelino_TESE.pdf.txt153def767a1b2996949ceb4a4cb6a6a9MD52THUMBNAILAlvaroMedeirosAvelino_TESE.pdf.jpgAlvaroMedeirosAvelino_TESE.pdf.jpgIM Thumbnailimage/jpeg3815https://repositorio.ufrn.br/bitstream/123456789/24793/3/AlvaroMedeirosAvelino_TESE.pdf.jpg44c8400f3dde34258b079a9888620da5MD53ORIGINALAlvaroMedeirosAvelino_TESE.pdfAlvaroMedeirosAvelino_TESE.pdfapplication/pdf2898166https://repositorio.ufrn.br/bitstream/123456789/24793/1/AlvaroMedeirosAvelino_TESE.pdfb81cc29ec87c81c56f751eaebe993e8fMD51123456789/247932022-10-11 18:30:54.079oai:https://repositorio.ufrn.br:123456789/24793Repositório de PublicaçõesPUBhttp://repositorio.ufrn.br/oai/opendoar:2022-10-11T21:30:54Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false
dc.title.pt_BR.fl_str_mv LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
title LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
spellingShingle LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
Avelino, Álvaro Medeiros
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO
FPGA
Reconfiguração parcial
Processamento de vídeo em tempo real
Eficiência energética
title_short LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
title_full LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
title_fullStr LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
title_full_unstemmed LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
title_sort LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA
author Avelino, Álvaro Medeiros
author_facet Avelino, Álvaro Medeiros
author_role author
dc.contributor.authorLattes.pt_BR.fl_str_mv http://lattes.cnpq.br/3771815975074527
dc.contributor.advisorLattes.pt_BR.fl_str_mv http://lattes.cnpq.br/4823406157799513
dc.contributor.referees1.none.fl_str_mv Oliveira, José Alberto Nicolau de
dc.contributor.referees1Lattes.pt_BR.fl_str_mv http://lattes.cnpq.br/2871134011057075
dc.contributor.referees2.none.fl_str_mv Melo, Júlio César Paulino de
dc.contributor.referees2Lattes.pt_BR.fl_str_mv http://lattes.cnpq.br/2930421117873633
dc.contributor.referees3.none.fl_str_mv Sakuyama, Carlos Alberto Valderrama
dc.contributor.referees3Lattes.pt_BR.fl_str_mv http://lattes.cnpq.br/4405442140445324
dc.contributor.referees4.none.fl_str_mv Marques, Eduardo
dc.contributor.referees5.none.fl_str_mv Pedrino, Emerson Carlos
dc.contributor.referees5Lattes.pt_BR.fl_str_mv http://lattes.cnpq.br/6481363465527189
dc.contributor.author.fl_str_mv Avelino, Álvaro Medeiros
dc.contributor.advisor1.fl_str_mv Roda, Valentin Obac
contributor_str_mv Roda, Valentin Obac
dc.subject.cnpq.fl_str_mv CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO
topic CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA E DE COMPUTAÇÃO
FPGA
Reconfiguração parcial
Processamento de vídeo em tempo real
Eficiência energética
dc.subject.por.fl_str_mv FPGA
Reconfiguração parcial
Processamento de vídeo em tempo real
Eficiência energética
description Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)
publishDate 2017
dc.date.issued.fl_str_mv 2017-06-09
dc.date.accessioned.fl_str_mv 2018-02-22T22:32:30Z
dc.date.available.fl_str_mv 2018-02-22T22:32:30Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv AVELINO, Álvaro Medeiros. LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA. 2017. 98f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2017.
dc.identifier.uri.fl_str_mv https://repositorio.ufrn.br/jspui/handle/123456789/24793
identifier_str_mv AVELINO, Álvaro Medeiros. LP-P2IP: uma versão de baixo consumo da arquitetura P2IP usando reconfiguração parcial em FPGA. 2017. 98f. Tese (Doutorado em Engenharia Elétrica e de Computação) - Centro de Tecnologia, Universidade Federal do Rio Grande do Norte, Natal, 2017.
url https://repositorio.ufrn.br/jspui/handle/123456789/24793
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.program.fl_str_mv PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA E DE COMPUTAÇÃO
dc.publisher.initials.fl_str_mv UFRN
dc.publisher.country.fl_str_mv Brasil
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRN
instname:Universidade Federal do Rio Grande do Norte (UFRN)
instacron:UFRN
instname_str Universidade Federal do Rio Grande do Norte (UFRN)
instacron_str UFRN
institution UFRN
reponame_str Repositório Institucional da UFRN
collection Repositório Institucional da UFRN
bitstream.url.fl_str_mv https://repositorio.ufrn.br/bitstream/123456789/24793/2/AlvaroMedeirosAvelino_TESE.pdf.txt
https://repositorio.ufrn.br/bitstream/123456789/24793/3/AlvaroMedeirosAvelino_TESE.pdf.jpg
https://repositorio.ufrn.br/bitstream/123456789/24793/2/AlvaroMedeirosAvelino_TESE.pdf.txt
https://repositorio.ufrn.br/bitstream/123456789/24793/3/AlvaroMedeirosAvelino_TESE.pdf.jpg
https://repositorio.ufrn.br/bitstream/123456789/24793/1/AlvaroMedeirosAvelino_TESE.pdf
bitstream.checksum.fl_str_mv 153def767a1b2996949ceb4a4cb6a6a9
44c8400f3dde34258b079a9888620da5
153def767a1b2996949ceb4a4cb6a6a9
44c8400f3dde34258b079a9888620da5
b81cc29ec87c81c56f751eaebe993e8f
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)
repository.mail.fl_str_mv
_version_ 1814832936159019008

Registros relacionados