Sistema multiprocessado MIPS em VHDL

Detalhes bibliográficos
Autor(a) principal: Cardoso, Elisio Breno Garcia
Data de Publicação: 2017
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UFRN
Texto Completo: https://repositorio.ufrn.br/handle/123456789/34195
Resumo: Segundo a Lei de Moore, a capacidade de integração de transistores dobra a cada 18 meses. Essa previsão permitiu o aumento da complexidade em projetos dos sistemas embarcados e o surgimento dos sistemas em chip, em que todos os componentes básicos de um computador são integrados num único chip. A redução da área necessária para condensar bilhões de transistores num único chip permitiu um avanço com o surgimento dos sistemas multiprocessados em um único chip (MPSoC - Multiprocessor System on Chip). Nessa abordagem, vários processadores (núcleos) estão presentes dentro de um mesmo chip. Este trabalho descreve o projeto e desenvolvimento em VHDL de um sistema multiprocessado com 2 núcleos baseados no MIPS Pipeline com 5 estágios com um conjunto de instruções reduzido. Os resultados apresentam uma avaliação de diferentes aspectos de hardware relacionados à área, memória, desempenho, comunicação, dentre outros.
id UFRN_e2ff91ddf754861151e62fbc1a4cefdf
oai_identifier_str oai:https://repositorio.ufrn.br:123456789/34195
network_acronym_str UFRN
network_name_str Repositório Institucional da UFRN
repository_id_str
spelling Cardoso, Elisio Breno GarciaPereira, Monica Magalhães2017-12-15T12:37:32Z2021-09-20T11:46:53Z2017-12-15T12:37:32Z2021-09-20T11:46:53Z2017-11-242012912339CARDOSO, Elisio Breno Garcia.Sistema multiprocessado MIPS em VHDL. 2017. 62 f. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação). Departamento de Informática e Matemática Aplicada. Universidade Federal do Rio Grande do Norte. Natal, 2017.https://repositorio.ufrn.br/handle/123456789/34195Universidade Federal do Rio Grande do NorteUFRNBrasilCiência da ComputaçãoSistema MultiprocessadoMIPSPipelineVHDLSistema multiprocessado MIPS em VHDLMIPS Multiprocessing System in VHDLinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisSegundo a Lei de Moore, a capacidade de integração de transistores dobra a cada 18 meses. Essa previsão permitiu o aumento da complexidade em projetos dos sistemas embarcados e o surgimento dos sistemas em chip, em que todos os componentes básicos de um computador são integrados num único chip. A redução da área necessária para condensar bilhões de transistores num único chip permitiu um avanço com o surgimento dos sistemas multiprocessados em um único chip (MPSoC - Multiprocessor System on Chip). Nessa abordagem, vários processadores (núcleos) estão presentes dentro de um mesmo chip. Este trabalho descreve o projeto e desenvolvimento em VHDL de um sistema multiprocessado com 2 núcleos baseados no MIPS Pipeline com 5 estágios com um conjunto de instruções reduzido. Os resultados apresentam uma avaliação de diferentes aspectos de hardware relacionados à área, memória, desempenho, comunicação, dentre outros.info:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFRNinstname:Universidade Federal do Rio Grande do Norte (UFRN)instacron:UFRNTEXTSistemaMultiprocessado_Cardoso_2017.pdf.txtExtracted texttext/plain82687https://repositorio.ufrn.br/bitstream/123456789/34195/1/SistemaMultiprocessado_Cardoso_2017.pdf.txt31ebf4f1b216121f53bd2e55719c7a97MD51ORIGINALSistemaMultiprocessado_Cardoso_2017.pdfMonografiaapplication/pdf1338655https://repositorio.ufrn.br/bitstream/123456789/34195/2/SistemaMultiprocessado_Cardoso_2017.pdf7ceab4cdd81e3a353da94ffa90c37a39MD52LICENSElicense.txttext/plain756https://repositorio.ufrn.br/bitstream/123456789/34195/3/license.txta80a9cda2756d355b388cc443c3d8a43MD53123456789/341952021-09-20 08:46:53.768oai:https://repositorio.ufrn.br:123456789/34195PGNlbnRlcj48c3Ryb25nPlVOSVZFUlNJREFERSBGRURFUkFMIERPIFJJTyBHUkFOREUgRE8gTk9SVEU8L3N0cm9uZz48L2NlbnRlcj4KPGNlbnRlcj48c3Ryb25nPkJJQkxJT1RFQ0EgRElHSVRBTCBERSBNT05PR1JBRklBUzwvc3Ryb25nPjwvY2VudGVyPgoKPGNlbnRlcj5UZXJtbyBkZSBBdXRvcml6YcOnw6NvIHBhcmEgZGlzcG9uaWJpbGl6YcOnw6NvIGRlIE1vbm9ncmFmaWFzIGRlIEdyYWR1YcOnw6NvIGUgRXNwZWNpYWxpemHDp8OjbyBuYSBCaWJsaW90ZWNhIERpZ2l0YWwgZGUgTW9ub2dyYWZpYXMgKEJETSk8L2NlbnRlcj4KCk5hIHF1YWxpZGFkZSBkZSB0aXR1bGFyIGRvcyBkaXJlaXRvcyBkZSBhdXRvciBkYSBtb25vZ3JhZmlhLCBhdXRvcml6byBhIFVuaXZlcnNpZGFkZSBGZWRlcmFsIGRvIFJpbyBHcmFuZGUgZG8gTm9ydGUgKFVGUk4pIGEgZGlzcG9uaWJpbGl6YXIgYXRyYXbDqXMgZGEgQmlibGlvdGVjYSBEaWdpdGFsIGRlIE1vbm9ncmFmaWFzIGRhIFVGUk4sIHNlbSByZXNzYXJjaW1lbnRvIGRvcyBkaXJlaXRvcyBhdXRvcmFpcywgZGUgYWNvcmRvIGNvbSBhIExlaSBuwrAgOTYxMC85OCwgbyB0ZXh0byBpbnRlZ3JhbCBkYSBvYnJhIHN1Ym1ldGlkYSBwYXJhIGZpbnMgZGUgbGVpdHVyYSwgaW1wcmVzc8OjbyBlL291IGRvd25sb2FkLCBhIHTDrXR1bG8gZGUgZGl2dWxnYcOnw6NvIGRhIHByb2R1w6fDo28gY2llbnTDrWZpY2EgYnJhc2lsZWlyYSwgYSBwYXJ0aXIgZGEgZGF0YSBkZXN0YSBzdWJtaXNzw6NvLiAKRepositório de PublicaçõesPUBhttp://repositorio.ufrn.br/oai/opendoar:2021-09-20T11:46:53Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)false
dc.title.pr_BR.fl_str_mv Sistema multiprocessado MIPS em VHDL
dc.title.alternative.pr_BR.fl_str_mv MIPS Multiprocessing System in VHDL
title Sistema multiprocessado MIPS em VHDL
spellingShingle Sistema multiprocessado MIPS em VHDL
Cardoso, Elisio Breno Garcia
Sistema Multiprocessado
MIPS
Pipeline
VHDL
title_short Sistema multiprocessado MIPS em VHDL
title_full Sistema multiprocessado MIPS em VHDL
title_fullStr Sistema multiprocessado MIPS em VHDL
title_full_unstemmed Sistema multiprocessado MIPS em VHDL
title_sort Sistema multiprocessado MIPS em VHDL
author Cardoso, Elisio Breno Garcia
author_facet Cardoso, Elisio Breno Garcia
author_role author
dc.contributor.author.fl_str_mv Cardoso, Elisio Breno Garcia
dc.contributor.advisor1.fl_str_mv Pereira, Monica Magalhães
contributor_str_mv Pereira, Monica Magalhães
dc.subject.pr_BR.fl_str_mv Sistema Multiprocessado
MIPS
Pipeline
VHDL
topic Sistema Multiprocessado
MIPS
Pipeline
VHDL
description Segundo a Lei de Moore, a capacidade de integração de transistores dobra a cada 18 meses. Essa previsão permitiu o aumento da complexidade em projetos dos sistemas embarcados e o surgimento dos sistemas em chip, em que todos os componentes básicos de um computador são integrados num único chip. A redução da área necessária para condensar bilhões de transistores num único chip permitiu um avanço com o surgimento dos sistemas multiprocessados em um único chip (MPSoC - Multiprocessor System on Chip). Nessa abordagem, vários processadores (núcleos) estão presentes dentro de um mesmo chip. Este trabalho descreve o projeto e desenvolvimento em VHDL de um sistema multiprocessado com 2 núcleos baseados no MIPS Pipeline com 5 estágios com um conjunto de instruções reduzido. Os resultados apresentam uma avaliação de diferentes aspectos de hardware relacionados à área, memória, desempenho, comunicação, dentre outros.
publishDate 2017
dc.date.accessioned.fl_str_mv 2017-12-15T12:37:32Z
2021-09-20T11:46:53Z
dc.date.available.fl_str_mv 2017-12-15T12:37:32Z
2021-09-20T11:46:53Z
dc.date.issued.fl_str_mv 2017-11-24
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.pr_BR.fl_str_mv 2012912339
dc.identifier.citation.fl_str_mv CARDOSO, Elisio Breno Garcia.Sistema multiprocessado MIPS em VHDL. 2017. 62 f. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação). Departamento de Informática e Matemática Aplicada. Universidade Federal do Rio Grande do Norte. Natal, 2017.
dc.identifier.uri.fl_str_mv https://repositorio.ufrn.br/handle/123456789/34195
identifier_str_mv 2012912339
CARDOSO, Elisio Breno Garcia.Sistema multiprocessado MIPS em VHDL. 2017. 62 f. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação). Departamento de Informática e Matemática Aplicada. Universidade Federal do Rio Grande do Norte. Natal, 2017.
url https://repositorio.ufrn.br/handle/123456789/34195
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
dc.publisher.initials.fl_str_mv UFRN
dc.publisher.country.fl_str_mv Brasil
dc.publisher.department.fl_str_mv Ciência da Computação
publisher.none.fl_str_mv Universidade Federal do Rio Grande do Norte
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFRN
instname:Universidade Federal do Rio Grande do Norte (UFRN)
instacron:UFRN
instname_str Universidade Federal do Rio Grande do Norte (UFRN)
instacron_str UFRN
institution UFRN
reponame_str Repositório Institucional da UFRN
collection Repositório Institucional da UFRN
bitstream.url.fl_str_mv https://repositorio.ufrn.br/bitstream/123456789/34195/1/SistemaMultiprocessado_Cardoso_2017.pdf.txt
https://repositorio.ufrn.br/bitstream/123456789/34195/2/SistemaMultiprocessado_Cardoso_2017.pdf
https://repositorio.ufrn.br/bitstream/123456789/34195/3/license.txt
bitstream.checksum.fl_str_mv 31ebf4f1b216121f53bd2e55719c7a97
7ceab4cdd81e3a353da94ffa90c37a39
a80a9cda2756d355b388cc443c3d8a43
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFRN - Universidade Federal do Rio Grande do Norte (UFRN)
repository.mail.fl_str_mv
_version_ 1802117911148494848

Registros relacionados