Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA

Detalhes bibliográficos
Autor(a) principal: Maia, William Pedrosa
Data de Publicação: 2017
Tipo de documento: Dissertação
Idioma: por
Título da fonte: Repositório Institucional da UFS
Texto Completo: https://ri.ufs.br/handle/riufs/5029
Resumo: The development of dedicated cryptography systems for applications requiring low cost and consumption has been the current focus of research. This work addresses the design and performance analysis of cryptographic algorithms AES-128 (NIST standard), PRESENT-80 and CLEFIA-128 (ISO/IEC standard for Lightweight Cryptography), im-plemented in FPGA (Basys 3 Artix-7 - 28 nm technology) using VHDL. Performance metrics were analyzed and compared: occupied area in the FPGA, throughput (Mbps), efficiency (Mbps/slice), energy efficiency (Ws/bit) and current consumption. The metrics were obtained through the synthesis and implementation tool in FPGA, Vivado Design Suites (Xilinx), and by means of a current measurement prototype, which uses the Ada-fruit INA219 sensor board (Sensor from Texas Instruments) and microcontroller Arduino Uno (Atmega328 - Atmel). We also analyzed the graphical representation of current con-sumption through the mathematical model based on the Welch periodogram, applied on the current consumption variables during the data encryption process. The results show current curves that facilitate the identification and comparison of the algorithms. The data of area consumption, processing speed and efficiency in the FPGA obtained satisfactory performance in comparison with other implementations existing in the literature, besides providing relevant information to choose an algorithm of encryption.
id UFS-2_21a2ae3916bf10423f2b8a486852c19b
oai_identifier_str oai:ufs.br:riufs/5029
network_acronym_str UFS-2
network_name_str Repositório Institucional da UFS
repository_id_str
spelling Maia, William PedrosaMoreno Ordonez, Edward Davidhttp://lattes.cnpq.br/07847902510148372017-09-26T18:08:16Z2017-09-26T18:08:16Z2017-08-24MAIA, William Pedrosa. Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA. 2017. 115 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Sergipe, São Cristóvão, SE, 2017.https://ri.ufs.br/handle/riufs/5029The development of dedicated cryptography systems for applications requiring low cost and consumption has been the current focus of research. This work addresses the design and performance analysis of cryptographic algorithms AES-128 (NIST standard), PRESENT-80 and CLEFIA-128 (ISO/IEC standard for Lightweight Cryptography), im-plemented in FPGA (Basys 3 Artix-7 - 28 nm technology) using VHDL. Performance metrics were analyzed and compared: occupied area in the FPGA, throughput (Mbps), efficiency (Mbps/slice), energy efficiency (Ws/bit) and current consumption. The metrics were obtained through the synthesis and implementation tool in FPGA, Vivado Design Suites (Xilinx), and by means of a current measurement prototype, which uses the Ada-fruit INA219 sensor board (Sensor from Texas Instruments) and microcontroller Arduino Uno (Atmega328 - Atmel). We also analyzed the graphical representation of current con-sumption through the mathematical model based on the Welch periodogram, applied on the current consumption variables during the data encryption process. The results show current curves that facilitate the identification and comparison of the algorithms. The data of area consumption, processing speed and efficiency in the FPGA obtained satisfactory performance in comparison with other implementations existing in the literature, besides providing relevant information to choose an algorithm of encryption.O desenvolvimento de sistemas dedicados de criptografia, para aplicações que exigem baixo custo e consumo tem sido enfoque atual de pesquisas. Este trabalho aborda o projeto e análise de desempenho dos algoritmos de criptografia AES-128 (padrão NIST), PRESENT-80 e CLEFIA-128 (padrão ISO/IEC para Criptografia Leve), implementados em FPGA (Basys 3 Artix-7 – tecnologia de 28 nm), utilizando VHDL. Foram analisadas e comparadas as métricas de desempenho: área ocupada no FPGA, velocidade de proces-samento (Mbps), eficiência (Mbps/slice), eficiência energética (Ws/bit) e consumo de corrente. As métricas foram obtidas através da ferramenta de síntese e implementação em FPGA, Vivado Design Suites (Xilinx), e por meio de um protótipo de medição de corrente, que utiliza a placa sensor Adafruit INA219 (sensor da Texas Instruments) e microcontro-lador Arduino Uno (Atmega328 - Atmel). Foram analisadas também a representação grá-fica do consumo de corrente através do modelo matemático baseado no periodograma de Welch, aplicado sobre as variáveis de consumo de corrente durante o processo de encrip-tação de dados. Os resultados mostram curvas de corrente que facilitam a identificação e comparação dos algoritmos. Os dados de consumo de área, velocidade processamento e eficiência no FPGA obtiveram desempenho satisfatório, em comparação com outras im-plementações existentes na literatura, além de fornecer informação relevante para escolha de um algoritmo de criptografia.application/pdfporUniversidade Federal de SergipePós-Graduação em Engenharia ElétricaUFSBrasilEngenharia elétricaCriptografiaSistemas embarcadosAlgoritmosArranjos de lógica programável em campoCriptografia leveAlgoritmo AESAlgoritmo PRESENTAlgoritmo CLEFIAArranjo de Portas Programáveis em CampoField-programmable Gate Array (FPGA)Lightweight cryptographyEmbedded systemsENGENHARIAS::ENGENHARIA ELETRICAProjeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGADesign, implementation and performance of cryptographic AES, PRESENT e CLEFIA in FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisinfo:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFSinstname:Universidade Federal de Sergipe (UFS)instacron:UFSORIGINALWILLIAM_PEDROSA_MAIA.pdfapplication/pdf4508635https://ri.ufs.br/jspui/bitstream/riufs/5029/1/WILLIAM_PEDROSA_MAIA.pdfa4802d334cbc39aba1259fc6a7f9f6d7MD51TEXTWILLIAM_PEDROSA_MAIA.pdf.txtWILLIAM_PEDROSA_MAIA.pdf.txtExtracted texttext/plain204929https://ri.ufs.br/jspui/bitstream/riufs/5029/2/WILLIAM_PEDROSA_MAIA.pdf.txt723d41f25e679359935883ab77a29fa2MD52THUMBNAILWILLIAM_PEDROSA_MAIA.pdf.jpgWILLIAM_PEDROSA_MAIA.pdf.jpgGenerated Thumbnailimage/jpeg1254https://ri.ufs.br/jspui/bitstream/riufs/5029/3/WILLIAM_PEDROSA_MAIA.pdf.jpg4bc6062a961016243569bdf531de0f67MD53riufs/50292017-11-27 21:43:27.027oai:ufs.br:riufs/5029Repositório InstitucionalPUBhttps://ri.ufs.br/oai/requestrepositorio@academico.ufs.bropendoar:2017-11-28T00:43:27Repositório Institucional da UFS - Universidade Federal de Sergipe (UFS)false
dc.title.por.fl_str_mv Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
dc.title.alternative.eng.fl_str_mv Design, implementation and performance of cryptographic AES, PRESENT e CLEFIA in FPGA
title Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
spellingShingle Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
Maia, William Pedrosa
Engenharia elétrica
Criptografia
Sistemas embarcados
Algoritmos
Arranjos de lógica programável em campo
Criptografia leve
Algoritmo AES
Algoritmo PRESENT
Algoritmo CLEFIA
Arranjo de Portas Programáveis em Campo
Field-programmable Gate Array (FPGA)
Lightweight cryptography
Embedded systems
ENGENHARIAS::ENGENHARIA ELETRICA
title_short Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
title_full Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
title_fullStr Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
title_full_unstemmed Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
title_sort Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA
author Maia, William Pedrosa
author_facet Maia, William Pedrosa
author_role author
dc.contributor.author.fl_str_mv Maia, William Pedrosa
dc.contributor.advisor1.fl_str_mv Moreno Ordonez, Edward David
dc.contributor.authorLattes.fl_str_mv http://lattes.cnpq.br/0784790251014837
contributor_str_mv Moreno Ordonez, Edward David
dc.subject.por.fl_str_mv Engenharia elétrica
Criptografia
Sistemas embarcados
Algoritmos
Arranjos de lógica programável em campo
Criptografia leve
Algoritmo AES
Algoritmo PRESENT
Algoritmo CLEFIA
Arranjo de Portas Programáveis em Campo
topic Engenharia elétrica
Criptografia
Sistemas embarcados
Algoritmos
Arranjos de lógica programável em campo
Criptografia leve
Algoritmo AES
Algoritmo PRESENT
Algoritmo CLEFIA
Arranjo de Portas Programáveis em Campo
Field-programmable Gate Array (FPGA)
Lightweight cryptography
Embedded systems
ENGENHARIAS::ENGENHARIA ELETRICA
dc.subject.eng.fl_str_mv Field-programmable Gate Array (FPGA)
Lightweight cryptography
Embedded systems
dc.subject.cnpq.fl_str_mv ENGENHARIAS::ENGENHARIA ELETRICA
description The development of dedicated cryptography systems for applications requiring low cost and consumption has been the current focus of research. This work addresses the design and performance analysis of cryptographic algorithms AES-128 (NIST standard), PRESENT-80 and CLEFIA-128 (ISO/IEC standard for Lightweight Cryptography), im-plemented in FPGA (Basys 3 Artix-7 - 28 nm technology) using VHDL. Performance metrics were analyzed and compared: occupied area in the FPGA, throughput (Mbps), efficiency (Mbps/slice), energy efficiency (Ws/bit) and current consumption. The metrics were obtained through the synthesis and implementation tool in FPGA, Vivado Design Suites (Xilinx), and by means of a current measurement prototype, which uses the Ada-fruit INA219 sensor board (Sensor from Texas Instruments) and microcontroller Arduino Uno (Atmega328 - Atmel). We also analyzed the graphical representation of current con-sumption through the mathematical model based on the Welch periodogram, applied on the current consumption variables during the data encryption process. The results show current curves that facilitate the identification and comparison of the algorithms. The data of area consumption, processing speed and efficiency in the FPGA obtained satisfactory performance in comparison with other implementations existing in the literature, besides providing relevant information to choose an algorithm of encryption.
publishDate 2017
dc.date.accessioned.fl_str_mv 2017-09-26T18:08:16Z
dc.date.available.fl_str_mv 2017-09-26T18:08:16Z
dc.date.issued.fl_str_mv 2017-08-24
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/masterThesis
format masterThesis
status_str publishedVersion
dc.identifier.citation.fl_str_mv MAIA, William Pedrosa. Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA. 2017. 115 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Sergipe, São Cristóvão, SE, 2017.
dc.identifier.uri.fl_str_mv https://ri.ufs.br/handle/riufs/5029
identifier_str_mv MAIA, William Pedrosa. Projeto, implementação e desempenho dos algoritmos criptográficos AES, PRESENT e CLEFIA em FPGA. 2017. 115 f. Dissertação (Mestrado em Engenharia Elétrica) - Universidade Federal de Sergipe, São Cristóvão, SE, 2017.
url https://ri.ufs.br/handle/riufs/5029
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal de Sergipe
dc.publisher.program.fl_str_mv Pós-Graduação em Engenharia Elétrica
dc.publisher.initials.fl_str_mv UFS
dc.publisher.country.fl_str_mv Brasil
publisher.none.fl_str_mv Universidade Federal de Sergipe
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFS
instname:Universidade Federal de Sergipe (UFS)
instacron:UFS
instname_str Universidade Federal de Sergipe (UFS)
instacron_str UFS
institution UFS
reponame_str Repositório Institucional da UFS
collection Repositório Institucional da UFS
bitstream.url.fl_str_mv https://ri.ufs.br/jspui/bitstream/riufs/5029/1/WILLIAM_PEDROSA_MAIA.pdf
https://ri.ufs.br/jspui/bitstream/riufs/5029/2/WILLIAM_PEDROSA_MAIA.pdf.txt
https://ri.ufs.br/jspui/bitstream/riufs/5029/3/WILLIAM_PEDROSA_MAIA.pdf.jpg
bitstream.checksum.fl_str_mv a4802d334cbc39aba1259fc6a7f9f6d7
723d41f25e679359935883ab77a29fa2
4bc6062a961016243569bdf531de0f67
bitstream.checksumAlgorithm.fl_str_mv MD5
MD5
MD5
repository.name.fl_str_mv Repositório Institucional da UFS - Universidade Federal de Sergipe (UFS)
repository.mail.fl_str_mv repositorio@academico.ufs.br
_version_ 1802110661668372480