Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves
Autor(a) principal: | |
---|---|
Data de Publicação: | 2016 |
Tipo de documento: | Dissertação |
Idioma: | por |
Título da fonte: | Repositório Institucional da UFBA |
Texto Completo: | http://repositorio.ufba.br/ri/handle/ri/28856 |
Resumo: | O CLEFIA é um algoritmo de criptografia simétrica proposto e desenvolvido pela Sony Corporation com ênfase em Gerenciamento de Direitos Autorais.A estrutura proposta para o CLEFIA suporta chaves compartilhadas de 128, 192 e 256 bits. O algoritmo aperfeiçoa a segurança da cifra a partir do uso de técnicas como Diffusion Switch Mechanisms, representada por múltiplas matrizes de difusão organizadas em uma ordem predeterminada, tendo em vista garantir imunidade contra ataques diferenciais e lineares. Whitening Keys também são utilizadas, a partir da combinação do dado com partes da chave de codificação, antes da primeira iteração e ao final do processo de codificação. Trabalhos recentes indicam que o CLEFIA mostra-se uma solução eficiente, particularmente quando implementada em hardware, com estrutura compatível a padrões populares como o AES. Estruturas compactas em hardware têm significativa importância no projeto de sistemas embutidos, tais como aplicações com RFID ou plataformas de Sistemas-em-Chip, como pequenos dispositivos de comunicação. Apesar de pesquisas recentes terem explorado implementações do CLEFIA baseadas em tecnologias ASIC, soluções em FPGA podem também ser exploradas devido a suas vantagens em termos de adaptatividade computacional, reduzido time-to-market e custos de projeto para soluções dedicadas. Este trabalho propõe uma estrutura em hardware compacta e de alta taxa de transferência de dados, para o cômputo do algoritmo CLEFIA e seu respectivo mecanismo de expansão de chaves completo. Embora o presente estado da arte suporte apenas expansão de chaves de 128 bits, característica justificada pela necessidade de modificações na rede Feistel utilizada na cifra, neste trabalho demonstramos ser viável a implementação de uma estrutura com suporte completo à expansão de chaves do CLEFIA, ao custo de 200 SLICEs e baixo impacto em termos de desempenho, com frequência máxima de 369 MHz. Os resultados foram obtidos a partir da utilização de registradores de deslocamento endereçáveis, presentes em dispositivos FPGA modernos, e uma estrutura de controle de escalonamento adaptável, permitindo o cômputo das redes Feistel 4-branch e 8-branch sobre a mesma estrutura. Os resultados obtidos a partir de a implementação do circuito em um dispositivo Xilinx Virtex 5 sugerem que taxas de transferência superiores a 1 Gbps podem ser alcançadas com baixo custo em termos de área, com medidas de eficiência semelhantes àquelas apresentadas pelo estado da arte. |
id |
UFBA-2_4761eb950fb113f0211773a7ea23fcd0 |
---|---|
oai_identifier_str |
oai:repositorio.ufba.br:ri/28856 |
network_acronym_str |
UFBA-2 |
network_name_str |
Repositório Institucional da UFBA |
repository_id_str |
1932 |
spelling |
Bittencourt, João Carlos NunesOliveira, Wagner Luiz Alves deCerqueira, Jés de Jesus FiaisOrdonez, Edward David MorenoSantana, Edson Pinto2019-03-15T12:34:41Z2019-03-15T12:34:41Z2019-03-152016-04-29http://repositorio.ufba.br/ri/handle/ri/28856O CLEFIA é um algoritmo de criptografia simétrica proposto e desenvolvido pela Sony Corporation com ênfase em Gerenciamento de Direitos Autorais.A estrutura proposta para o CLEFIA suporta chaves compartilhadas de 128, 192 e 256 bits. O algoritmo aperfeiçoa a segurança da cifra a partir do uso de técnicas como Diffusion Switch Mechanisms, representada por múltiplas matrizes de difusão organizadas em uma ordem predeterminada, tendo em vista garantir imunidade contra ataques diferenciais e lineares. Whitening Keys também são utilizadas, a partir da combinação do dado com partes da chave de codificação, antes da primeira iteração e ao final do processo de codificação. Trabalhos recentes indicam que o CLEFIA mostra-se uma solução eficiente, particularmente quando implementada em hardware, com estrutura compatível a padrões populares como o AES. Estruturas compactas em hardware têm significativa importância no projeto de sistemas embutidos, tais como aplicações com RFID ou plataformas de Sistemas-em-Chip, como pequenos dispositivos de comunicação. Apesar de pesquisas recentes terem explorado implementações do CLEFIA baseadas em tecnologias ASIC, soluções em FPGA podem também ser exploradas devido a suas vantagens em termos de adaptatividade computacional, reduzido time-to-market e custos de projeto para soluções dedicadas. Este trabalho propõe uma estrutura em hardware compacta e de alta taxa de transferência de dados, para o cômputo do algoritmo CLEFIA e seu respectivo mecanismo de expansão de chaves completo. Embora o presente estado da arte suporte apenas expansão de chaves de 128 bits, característica justificada pela necessidade de modificações na rede Feistel utilizada na cifra, neste trabalho demonstramos ser viável a implementação de uma estrutura com suporte completo à expansão de chaves do CLEFIA, ao custo de 200 SLICEs e baixo impacto em termos de desempenho, com frequência máxima de 369 MHz. Os resultados foram obtidos a partir da utilização de registradores de deslocamento endereçáveis, presentes em dispositivos FPGA modernos, e uma estrutura de controle de escalonamento adaptável, permitindo o cômputo das redes Feistel 4-branch e 8-branch sobre a mesma estrutura. Os resultados obtidos a partir de a implementação do circuito em um dispositivo Xilinx Virtex 5 sugerem que taxas de transferência superiores a 1 Gbps podem ser alcançadas com baixo custo em termos de área, com medidas de eficiência semelhantes àquelas apresentadas pelo estado da arte.Submitted by Flávia Sousa (flaviabs@ufba.br) on 2019-03-15T12:33:32Z No. of bitstreams: 1 JOAO CARLOS NUNES BITTENCOURT.pdf: 4830931 bytes, checksum: 66b7310a21ac0aba2ff1f5ed84e87429 (MD5)Approved for entry into archive by Flávia Sousa (flaviabs@ufba.br) on 2019-03-15T12:34:41Z (GMT) No. of bitstreams: 1 JOAO CARLOS NUNES BITTENCOURT.pdf: 4830931 bytes, checksum: 66b7310a21ac0aba2ff1f5ed84e87429 (MD5)Made available in DSpace on 2019-03-15T12:34:41Z (GMT). No. of bitstreams: 1 JOAO CARLOS NUNES BITTENCOURT.pdf: 4830931 bytes, checksum: 66b7310a21ac0aba2ff1f5ed84e87429 (MD5)Engenharia elétricaCLEFIA - AlgoritmoCriptografiaHardwareImplementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chavesinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/masterThesisEscola Politécnicaem Engenharia ElétricaUFBAbrasilinfo:eu-repo/semantics/openAccessporreponame:Repositório Institucional da UFBAinstname:Universidade Federal da Bahia (UFBA)instacron:UFBAORIGINALJOAO CARLOS NUNES BITTENCOURT.pdfJOAO CARLOS NUNES BITTENCOURT.pdfapplication/pdf4830931https://repositorio.ufba.br/bitstream/ri/28856/1/JOAO%20CARLOS%20NUNES%20BITTENCOURT.pdf66b7310a21ac0aba2ff1f5ed84e87429MD51LICENSElicense.txtlicense.txttext/plain1383https://repositorio.ufba.br/bitstream/ri/28856/2/license.txt690bb9e0ab0d79c4ae420a800ae539f0MD52TEXTJOAO CARLOS NUNES BITTENCOURT.pdf.txtJOAO CARLOS NUNES BITTENCOURT.pdf.txtExtracted texttext/plain201142https://repositorio.ufba.br/bitstream/ri/28856/3/JOAO%20CARLOS%20NUNES%20BITTENCOURT.pdf.txt562d3be35297363cf760f143bf3325c2MD53ri/288562022-02-20 21:45:17.544oai:repositorio.ufba.br:ri/28856VGVybW8gZGUgTGljZW4/P2EsIG4/P28gZXhjbHVzaXZvLCBwYXJhIG8gZGVwPz9zaXRvIG5vIFJlcG9zaXQ/P3JpbyBJbnN0aXR1Y2lvbmFsIGRhIFVGQkEuCgogUGVsbyBwcm9jZXNzbyBkZSBzdWJtaXNzPz9vIGRlIGRvY3VtZW50b3MsIG8gYXV0b3Igb3Ugc2V1IHJlcHJlc2VudGFudGUgbGVnYWwsIGFvIGFjZWl0YXIgCmVzc2UgdGVybW8gZGUgbGljZW4/P2EsIGNvbmNlZGUgYW8gUmVwb3NpdD8/cmlvIEluc3RpdHVjaW9uYWwgZGEgVW5pdmVyc2lkYWRlIEZlZGVyYWwgZGEgQmFoaWEgCm8gZGlyZWl0byBkZSBtYW50ZXIgdW1hIGM/P3BpYSBlbSBzZXUgcmVwb3NpdD8/cmlvIGNvbSBhIGZpbmFsaWRhZGUsIHByaW1laXJhLCBkZSBwcmVzZXJ2YT8/Pz9vLiAKRXNzZXMgdGVybW9zLCBuPz9vIGV4Y2x1c2l2b3MsIG1hbnQ/P20gb3MgZGlyZWl0b3MgZGUgYXV0b3IvY29weXJpZ2h0LCBtYXMgZW50ZW5kZSBvIGRvY3VtZW50byAKY29tbyBwYXJ0ZSBkbyBhY2Vydm8gaW50ZWxlY3R1YWwgZGVzc2EgVW5pdmVyc2lkYWRlLgoKIFBhcmEgb3MgZG9jdW1lbnRvcyBwdWJsaWNhZG9zIGNvbSByZXBhc3NlIGRlIGRpcmVpdG9zIGRlIGRpc3RyaWJ1aT8/Pz9vLCBlc3NlIHRlcm1vIGRlIGxpY2VuPz9hIAplbnRlbmRlIHF1ZToKCiBNYW50ZW5kbyBvcyBkaXJlaXRvcyBhdXRvcmFpcywgcmVwYXNzYWRvcyBhIHRlcmNlaXJvcywgZW0gY2FzbyBkZSBwdWJsaWNhPz8/P2VzLCBvIHJlcG9zaXQ/P3Jpbwpwb2RlIHJlc3RyaW5naXIgbyBhY2Vzc28gYW8gdGV4dG8gaW50ZWdyYWwsIG1hcyBsaWJlcmEgYXMgaW5mb3JtYT8/Pz9lcyBzb2JyZSBvIGRvY3VtZW50bwooTWV0YWRhZG9zIGVzY3JpdGl2b3MpLgoKIERlc3RhIGZvcm1hLCBhdGVuZGVuZG8gYW9zIGFuc2Vpb3MgZGVzc2EgdW5pdmVyc2lkYWRlIGVtIG1hbnRlciBzdWEgcHJvZHU/Pz8/byBjaWVudD8/ZmljYSBjb20gCmFzIHJlc3RyaT8/Pz9lcyBpbXBvc3RhcyBwZWxvcyBlZGl0b3JlcyBkZSBwZXJpPz9kaWNvcy4KCiBQYXJhIGFzIHB1YmxpY2E/Pz8/ZXMgc2VtIGluaWNpYXRpdmFzIHF1ZSBzZWd1ZW0gYSBwb2w/P3RpY2EgZGUgQWNlc3NvIEFiZXJ0bywgb3MgZGVwPz9zaXRvcyAKY29tcHVscz8/cmlvcyBuZXNzZSByZXBvc2l0Pz9yaW8gbWFudD8/bSBvcyBkaXJlaXRvcyBhdXRvcmFpcywgbWFzIG1hbnQ/P20gYWNlc3NvIGlycmVzdHJpdG8gCmFvIG1ldGFkYWRvcyBlIHRleHRvIGNvbXBsZXRvLiBBc3NpbSwgYSBhY2VpdGE/Pz8/byBkZXNzZSB0ZXJtbyBuPz9vIG5lY2Vzc2l0YSBkZSBjb25zZW50aW1lbnRvCiBwb3IgcGFydGUgZGUgYXV0b3Jlcy9kZXRlbnRvcmVzIGRvcyBkaXJlaXRvcywgcG9yIGVzdGFyZW0gZW0gaW5pY2lhdGl2YXMgZGUgYWNlc3NvIGFiZXJ0by4KRepositório InstitucionalPUBhttp://192.188.11.11:8080/oai/requestopendoar:19322022-02-21T00:45:17Repositório Institucional da UFBA - Universidade Federal da Bahia (UFBA)false |
dc.title.pt_BR.fl_str_mv |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves |
title |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves |
spellingShingle |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves Bittencourt, João Carlos Nunes Engenharia elétrica CLEFIA - Algoritmo Criptografia Hardware |
title_short |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves |
title_full |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves |
title_fullStr |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves |
title_full_unstemmed |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves |
title_sort |
Implementação em hardware reconfigurável do algoritmo de criptografia clefia com suporte completo à expansão de chaves |
author |
Bittencourt, João Carlos Nunes |
author_facet |
Bittencourt, João Carlos Nunes |
author_role |
author |
dc.contributor.author.fl_str_mv |
Bittencourt, João Carlos Nunes |
dc.contributor.advisor1.fl_str_mv |
Oliveira, Wagner Luiz Alves de |
dc.contributor.referee1.fl_str_mv |
Cerqueira, Jés de Jesus Fiais Ordonez, Edward David Moreno Santana, Edson Pinto |
contributor_str_mv |
Oliveira, Wagner Luiz Alves de Cerqueira, Jés de Jesus Fiais Ordonez, Edward David Moreno Santana, Edson Pinto |
dc.subject.cnpq.fl_str_mv |
Engenharia elétrica |
topic |
Engenharia elétrica CLEFIA - Algoritmo Criptografia Hardware |
dc.subject.por.fl_str_mv |
CLEFIA - Algoritmo Criptografia Hardware |
description |
O CLEFIA é um algoritmo de criptografia simétrica proposto e desenvolvido pela Sony Corporation com ênfase em Gerenciamento de Direitos Autorais.A estrutura proposta para o CLEFIA suporta chaves compartilhadas de 128, 192 e 256 bits. O algoritmo aperfeiçoa a segurança da cifra a partir do uso de técnicas como Diffusion Switch Mechanisms, representada por múltiplas matrizes de difusão organizadas em uma ordem predeterminada, tendo em vista garantir imunidade contra ataques diferenciais e lineares. Whitening Keys também são utilizadas, a partir da combinação do dado com partes da chave de codificação, antes da primeira iteração e ao final do processo de codificação. Trabalhos recentes indicam que o CLEFIA mostra-se uma solução eficiente, particularmente quando implementada em hardware, com estrutura compatível a padrões populares como o AES. Estruturas compactas em hardware têm significativa importância no projeto de sistemas embutidos, tais como aplicações com RFID ou plataformas de Sistemas-em-Chip, como pequenos dispositivos de comunicação. Apesar de pesquisas recentes terem explorado implementações do CLEFIA baseadas em tecnologias ASIC, soluções em FPGA podem também ser exploradas devido a suas vantagens em termos de adaptatividade computacional, reduzido time-to-market e custos de projeto para soluções dedicadas. Este trabalho propõe uma estrutura em hardware compacta e de alta taxa de transferência de dados, para o cômputo do algoritmo CLEFIA e seu respectivo mecanismo de expansão de chaves completo. Embora o presente estado da arte suporte apenas expansão de chaves de 128 bits, característica justificada pela necessidade de modificações na rede Feistel utilizada na cifra, neste trabalho demonstramos ser viável a implementação de uma estrutura com suporte completo à expansão de chaves do CLEFIA, ao custo de 200 SLICEs e baixo impacto em termos de desempenho, com frequência máxima de 369 MHz. Os resultados foram obtidos a partir da utilização de registradores de deslocamento endereçáveis, presentes em dispositivos FPGA modernos, e uma estrutura de controle de escalonamento adaptável, permitindo o cômputo das redes Feistel 4-branch e 8-branch sobre a mesma estrutura. Os resultados obtidos a partir de a implementação do circuito em um dispositivo Xilinx Virtex 5 sugerem que taxas de transferência superiores a 1 Gbps podem ser alcançadas com baixo custo em termos de área, com medidas de eficiência semelhantes àquelas apresentadas pelo estado da arte. |
publishDate |
2016 |
dc.date.submitted.none.fl_str_mv |
2016-04-29 |
dc.date.accessioned.fl_str_mv |
2019-03-15T12:34:41Z |
dc.date.available.fl_str_mv |
2019-03-15T12:34:41Z |
dc.date.issued.fl_str_mv |
2019-03-15 |
dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
dc.type.driver.fl_str_mv |
info:eu-repo/semantics/masterThesis |
format |
masterThesis |
status_str |
publishedVersion |
dc.identifier.uri.fl_str_mv |
http://repositorio.ufba.br/ri/handle/ri/28856 |
url |
http://repositorio.ufba.br/ri/handle/ri/28856 |
dc.language.iso.fl_str_mv |
por |
language |
por |
dc.rights.driver.fl_str_mv |
info:eu-repo/semantics/openAccess |
eu_rights_str_mv |
openAccess |
dc.publisher.none.fl_str_mv |
Escola Politécnica |
dc.publisher.program.fl_str_mv |
em Engenharia Elétrica |
dc.publisher.initials.fl_str_mv |
UFBA |
dc.publisher.country.fl_str_mv |
brasil |
publisher.none.fl_str_mv |
Escola Politécnica |
dc.source.none.fl_str_mv |
reponame:Repositório Institucional da UFBA instname:Universidade Federal da Bahia (UFBA) instacron:UFBA |
instname_str |
Universidade Federal da Bahia (UFBA) |
instacron_str |
UFBA |
institution |
UFBA |
reponame_str |
Repositório Institucional da UFBA |
collection |
Repositório Institucional da UFBA |
bitstream.url.fl_str_mv |
https://repositorio.ufba.br/bitstream/ri/28856/1/JOAO%20CARLOS%20NUNES%20BITTENCOURT.pdf https://repositorio.ufba.br/bitstream/ri/28856/2/license.txt https://repositorio.ufba.br/bitstream/ri/28856/3/JOAO%20CARLOS%20NUNES%20BITTENCOURT.pdf.txt |
bitstream.checksum.fl_str_mv |
66b7310a21ac0aba2ff1f5ed84e87429 690bb9e0ab0d79c4ae420a800ae539f0 562d3be35297363cf760f143bf3325c2 |
bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 |
repository.name.fl_str_mv |
Repositório Institucional da UFBA - Universidade Federal da Bahia (UFBA) |
repository.mail.fl_str_mv |
|
_version_ |
1801502674298863616 |