Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA

Detalhes bibliográficos
Autor(a) principal: Farias, Bruno Carvalho de
Data de Publicação: 2014
Tipo de documento: Trabalho de conclusão de curso
Idioma: por
Título da fonte: Repositório Institucional da UFSC
Texto Completo: https://repositorio.ufsc.br/xmlui/handle/123456789/129164
Resumo: Dissertação (mestado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2014
id UFSC_2eb37d33e28501588b4bd928aa1ad9b8
oai_identifier_str oai:repositorio.ufsc.br:123456789/129164
network_acronym_str UFSC
network_name_str Repositório Institucional da UFSC
repository_id_str 2373
spelling Universidade Federal de Santa CatarinaFarias, Bruno Carvalho deBezerra, Eduardo Augsuto2015-02-05T20:46:11Z2015-02-05T20:46:11Z2014330261https://repositorio.ufsc.br/xmlui/handle/123456789/129164Dissertação (mestado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2014O Fluxo de Transporte (Transport Stream - TS) MPEG-2 é um formato amplamente utilizado em sistemas de TV Digital para a transmissão de áudio, vídeo e informações relacionadas a programa. Entre outras informações, um fluxo de transporte carrega uma referência de tempo, conhecida como Referência de Relógio de Programa (Program Clock Reference - PCR), a qual é um retrato do relógio de 27 MHz do sistema. Esta informação permite a recuperação do relógio nos receptores, o qual garante a correta apresentação do conteúdo e até mesmo controla interfaces de saída. Porém, se o tempo de chegada dos pacotes de transporte variar durante a transmissão ou o processamento, tal cenário pode levar a erros no relógio do sistema, o que é conhecido como jitter. Os métodos tradicionais para a correção da informação do relógio de programa normalmente são baseadas em contadores/acumuladores de 27MHz com ponto flutuante, porém, não mitigam o jitter de PCR completamente. Métodos mais recentes usam contador/acumulador controlado por semáforo, e até mesmo propõem um esquema de adaptação de taxa integrada à correção da referência de relógio, a qual resulta em baixos níveis de jitter na saída. Além disto, não há estudos a respeito da implementação dos métodos controlados por semáforo em processadores de fluxo de transporte. Com isto, o presente trabalho propõe uma metodologia para implementação em FPGA, utilizando linguagem de descrição de hardware. Os resultados obtidos validam o uso dos métodos controlados por semáforo e mostram que a estrutura proposta é efetiva, com o benefício de eliminar efeitos de metaestabilidade.<br>Abstract: The MPEG-2 Transport Stream is a standard format commonly used in digital TV systems for conveying audio, video and program-related information. Among other data, a transport stream also encapsulates a timing reference, known as program clock reference, which is a snapshot of the 27 MHz system clock. This information allows clock recovery in receivers, which provides correct content presentation and even drives output interfaces. However, if the arrival time of transport packets change during transmission or processing, such a scenario may lead to system clock errors, which is known as jitter. Traditional methods for correcting the program clock reference information are normally based on 27 MHz counters/floating-point accumulators and do not completely mitigate jitter. More recent methods use a semaphore-controlled counter/accumulator and even propose a joint adaptation and clock reference correction, which result in low jitter levels at the output. Nevertheless, there is no study concerning the implementation of semaphore-controlled methods in transport stream processors. Given that, the present work proposes an implementation methodology for FPGA, using hardware description language. The related results validate the use of semaphore-controlled methods and show that the proposed structure is effective, with the benefit of avoiding metastability effects.133 p.| il., grafs., tabs.porEngenharia elétricaHardware -Linguagens descritivasMPEG (Video coding standard)FPGAsCorreção de referência de relógio para fluxo de transporte MPEG-2 em FPGAinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/bachelorThesisreponame:Repositório Institucional da UFSCinstname:Universidade Federal de Santa Catarina (UFSC)instacron:UFSCinfo:eu-repo/semantics/openAccessORIGINAL330261.pdfapplication/pdf6250050https://repositorio.ufsc.br/bitstream/123456789/129164/1/330261.pdfcf2d48cced0c07dbf7528cfcf56dea14MD51123456789/1291642015-02-05 18:46:11.26oai:repositorio.ufsc.br:123456789/129164Repositório de PublicaçõesPUBhttp://150.162.242.35/oai/requestopendoar:23732015-02-05T20:46:11Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)false
dc.title.pt_BR.fl_str_mv Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
title Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
spellingShingle Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
Farias, Bruno Carvalho de
Engenharia elétrica
Hardware -
Linguagens descritivas
MPEG (Video coding standard)
FPGAs
title_short Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
title_full Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
title_fullStr Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
title_full_unstemmed Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
title_sort Correção de referência de relógio para fluxo de transporte MPEG-2 em FPGA
author Farias, Bruno Carvalho de
author_facet Farias, Bruno Carvalho de
author_role author
dc.contributor.pt_BR.fl_str_mv Universidade Federal de Santa Catarina
dc.contributor.author.fl_str_mv Farias, Bruno Carvalho de
dc.contributor.advisor1.fl_str_mv Bezerra, Eduardo Augsuto
contributor_str_mv Bezerra, Eduardo Augsuto
dc.subject.classification.pt_BR.fl_str_mv Engenharia elétrica
Hardware -
Linguagens descritivas
MPEG (Video coding standard)
FPGAs
topic Engenharia elétrica
Hardware -
Linguagens descritivas
MPEG (Video coding standard)
FPGAs
description Dissertação (mestado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2014
publishDate 2014
dc.date.issued.fl_str_mv 2014
dc.date.accessioned.fl_str_mv 2015-02-05T20:46:11Z
dc.date.available.fl_str_mv 2015-02-05T20:46:11Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/bachelorThesis
format bachelorThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv https://repositorio.ufsc.br/xmlui/handle/123456789/129164
dc.identifier.other.pt_BR.fl_str_mv 330261
identifier_str_mv 330261
url https://repositorio.ufsc.br/xmlui/handle/123456789/129164
dc.language.iso.fl_str_mv por
language por
dc.rights.driver.fl_str_mv info:eu-repo/semantics/openAccess
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv 133 p.| il., grafs., tabs.
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFSC
instname:Universidade Federal de Santa Catarina (UFSC)
instacron:UFSC
instname_str Universidade Federal de Santa Catarina (UFSC)
instacron_str UFSC
institution UFSC
reponame_str Repositório Institucional da UFSC
collection Repositório Institucional da UFSC
bitstream.url.fl_str_mv https://repositorio.ufsc.br/bitstream/123456789/129164/1/330261.pdf
bitstream.checksum.fl_str_mv cf2d48cced0c07dbf7528cfcf56dea14
bitstream.checksumAlgorithm.fl_str_mv MD5
repository.name.fl_str_mv Repositório Institucional da UFSC - Universidade Federal de Santa Catarina (UFSC)
repository.mail.fl_str_mv
_version_ 1766805242801815552

Registros relacionados