Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
| Autor(a) principal: | |
|---|---|
| Data de Publicação: | 2021 |
| Outros Autores: | , , , , , |
| Tipo de documento: | Artigo de conferência |
| Idioma: | por |
| Título da fonte: | Manancial - Repositório Digital da UFSM |
| Texto Completo: | http://repositorio.ufsm.br/handle/1/21804 |
Resumo: | Este artigo apresenta um procedimento de projeto de controladores do tipo proporcional-integral-derivativo (PID) aplicados a conversores CC-CC, com validação experimental em hardware-in-the-loop. Primeiramente, o conversor é modelado considerando variações paramétricas. Após, os ganhos do PID são projetados com base na otimização do desempenho para uma situação nominal. Então, o desempenho do sistema com o controlador é verificado por meio de simulações no domínio da frequência e no domínio do tempo considerando operação para uma faixa de valores para a resistência carga e para a tensão de entrada. Finalmente, resultados em tempo real do controle implementado em processador digital de sinais são mostrados, para validar o projeto. O procedimento é ilustrado no artigo para um estudo de caso para um conversor buck. https://doi.org/10.53316/sepoc2021.052 |
| id |
UFSM-20_5978bf1f16522b69afdd01323fa41b4d |
|---|---|
| oai_identifier_str |
oai:repositorio.ufsm.br:1/21804 |
| network_acronym_str |
UFSM-20 |
| network_name_str |
Manancial - Repositório Digital da UFSM |
| repository_id_str |
3913 |
| spelling |
2021-08-08T23:45:48Z2021-08-08T23:45:48Z2021-05-18http://repositorio.ufsm.br/handle/1/21804porSEPOC 202130040000000760035fdcc44-e1e3-4ed1-a0e0-0f53bea0d8760af62362-6c0d-43fb-a694-eaccf5186af66941dbc3-d245-42a4-870a-881c9c57dea8b19e5165-8612-4e97-b0d6-564f919d0da1f2ded35a-d233-4a07-b767-59161b538440bf0b1d88-fb15-498d-bc26-cb4771e29f866b33871c-f3f9-4c46-8a9b-c8a10f771081Attribution-NonCommercial-NoDerivatives 4.0 Internationalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessControle PIDConversores CC-CCVariações paramétricasSimulação em tempo realHardware-in-the-loopCNPQ::ENGENHARIAS::ENGENHARIA ELETRICAUm Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loopinfo:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/conferenceObjectEste artigo apresenta um procedimento de projeto de controladores do tipo proporcional-integral-derivativo (PID) aplicados a conversores CC-CC, com validação experimental em hardware-in-the-loop. Primeiramente, o conversor é modelado considerando variações paramétricas. Após, os ganhos do PID são projetados com base na otimização do desempenho para uma situação nominal. Então, o desempenho do sistema com o controlador é verificado por meio de simulações no domínio da frequência e no domínio do tempo considerando operação para uma faixa de valores para a resistência carga e para a tensão de entrada. Finalmente, resultados em tempo real do controle implementado em processador digital de sinais são mostrados, para validar o projeto. O procedimento é ilustrado no artigo para um estudo de caso para um conversor buck. https://doi.org/10.53316/sepoc2021.052Mattos, EversonMedke, RenanViaro, Robert Uiliam MarinBorin, Lucas CieloOsório, Caio Ruviaro DantasKoch, Gustavo GuilhermeMontagner, Vinícius FolettoBrasilreponame:Manancial - Repositório Digital da UFSMinstname:Universidade Federal de Santa Maria (UFSM)instacron:UFSMORIGINAL052 - Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop.pdf052 - Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop.pdfArtigo de Eventoapplication/pdf1527474http://repositorio.ufsm.br/bitstream/1/21804/1/052%20-%20Um%20Procedimento%20de%20Projeto%20de%20Controladores%20PID%20para%20Conversores%20CC-CC%20com%20Validac%cc%a7a%cc%83o%20em%20Hardware-in-the-Loop.pdfe182b369319a97d718841a810be19bb5MD51CC-LICENSElicense_rdflicense_rdfapplication/rdf+xml; charset=utf-8805http://repositorio.ufsm.br/bitstream/1/21804/2/license_rdf4460e5956bc1d1639be9ae6146a50347MD52LICENSElicense.txtlicense.txttext/plain; charset=utf-816http://repositorio.ufsm.br/bitstream/1/21804/3/license.txtf8fcb28efb1c8cf0dc096bec902bf4c4MD53TEXT052 - Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop.pdf.txt052 - Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop.pdf.txtExtracted texttext/plain20664http://repositorio.ufsm.br/bitstream/1/21804/4/052%20-%20Um%20Procedimento%20de%20Projeto%20de%20Controladores%20PID%20para%20Conversores%20CC-CC%20com%20Validac%cc%a7a%cc%83o%20em%20Hardware-in-the-Loop.pdf.txte33bb1aec6342e40bb745bf7b237465cMD54THUMBNAIL052 - Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop.pdf.jpg052 - Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop.pdf.jpgIM Thumbnailimage/jpeg8293http://repositorio.ufsm.br/bitstream/1/21804/5/052%20-%20Um%20Procedimento%20de%20Projeto%20de%20Controladores%20PID%20para%20Conversores%20CC-CC%20com%20Validac%cc%a7a%cc%83o%20em%20Hardware-in-the-Loop.pdf.jpg5366337f8b335dd2b0e8fccdada7ef61MD551/218042021-08-09 03:08:06.923oai:repositorio.ufsm.br:1/21804Q3JlYXRpdmUgQ29tbW9ucw==Repositório Institucionalhttp://repositorio.ufsm.br/PUBhttp://repositorio.ufsm.br/oai/requestopendoar:39132021-08-09T06:08:06Manancial - Repositório Digital da UFSM - Universidade Federal de Santa Maria (UFSM)false |
| dc.title.por.fl_str_mv |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop |
| title |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop |
| spellingShingle |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop Mattos, Everson Controle PID Conversores CC-CC Variações paramétricas Simulação em tempo real Hardware-in-the-loop CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA |
| title_short |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop |
| title_full |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop |
| title_fullStr |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop |
| title_full_unstemmed |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop |
| title_sort |
Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop |
| author |
Mattos, Everson |
| author_facet |
Mattos, Everson Medke, Renan Viaro, Robert Uiliam Marin Borin, Lucas Cielo Osório, Caio Ruviaro Dantas Koch, Gustavo Guilherme Montagner, Vinícius Foletto |
| author_role |
author |
| author2 |
Medke, Renan Viaro, Robert Uiliam Marin Borin, Lucas Cielo Osório, Caio Ruviaro Dantas Koch, Gustavo Guilherme Montagner, Vinícius Foletto |
| author2_role |
author author author author author author |
| dc.contributor.author.fl_str_mv |
Mattos, Everson Medke, Renan Viaro, Robert Uiliam Marin Borin, Lucas Cielo Osório, Caio Ruviaro Dantas Koch, Gustavo Guilherme Montagner, Vinícius Foletto |
| dc.subject.por.fl_str_mv |
Controle PID Conversores CC-CC Variações paramétricas Simulação em tempo real |
| topic |
Controle PID Conversores CC-CC Variações paramétricas Simulação em tempo real Hardware-in-the-loop CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA |
| dc.subject.eng.fl_str_mv |
Hardware-in-the-loop |
| dc.subject.cnpq.fl_str_mv |
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA |
| description |
Este artigo apresenta um procedimento de projeto de controladores do tipo proporcional-integral-derivativo (PID) aplicados a conversores CC-CC, com validação experimental em hardware-in-the-loop. Primeiramente, o conversor é modelado considerando variações paramétricas. Após, os ganhos do PID são projetados com base na otimização do desempenho para uma situação nominal. Então, o desempenho do sistema com o controlador é verificado por meio de simulações no domínio da frequência e no domínio do tempo considerando operação para uma faixa de valores para a resistência carga e para a tensão de entrada. Finalmente, resultados em tempo real do controle implementado em processador digital de sinais são mostrados, para validar o projeto. O procedimento é ilustrado no artigo para um estudo de caso para um conversor buck. https://doi.org/10.53316/sepoc2021.052 |
| publishDate |
2021 |
| dc.date.submitted.none.fl_str_mv |
2021-05-18 |
| dc.date.accessioned.fl_str_mv |
2021-08-08T23:45:48Z |
| dc.date.available.fl_str_mv |
2021-08-08T23:45:48Z |
| dc.type.status.fl_str_mv |
info:eu-repo/semantics/publishedVersion |
| dc.type.driver.fl_str_mv |
info:eu-repo/semantics/conferenceObject |
| format |
conferenceObject |
| status_str |
publishedVersion |
| dc.identifier.uri.fl_str_mv |
http://repositorio.ufsm.br/handle/1/21804 |
| url |
http://repositorio.ufsm.br/handle/1/21804 |
| dc.language.iso.fl_str_mv |
por |
| language |
por |
| dc.relation.cnpq.fl_str_mv |
300400000007 |
| dc.relation.confidence.fl_str_mv |
600 |
| dc.relation.authority.fl_str_mv |
35fdcc44-e1e3-4ed1-a0e0-0f53bea0d876 0af62362-6c0d-43fb-a694-eaccf5186af6 6941dbc3-d245-42a4-870a-881c9c57dea8 b19e5165-8612-4e97-b0d6-564f919d0da1 f2ded35a-d233-4a07-b767-59161b538440 bf0b1d88-fb15-498d-bc26-cb4771e29f86 6b33871c-f3f9-4c46-8a9b-c8a10f771081 |
| dc.relation.ispartof.por.fl_str_mv |
SEPOC 2021 |
| dc.rights.driver.fl_str_mv |
Attribution-NonCommercial-NoDerivatives 4.0 International http://creativecommons.org/licenses/by-nc-nd/4.0/ info:eu-repo/semantics/openAccess |
| rights_invalid_str_mv |
Attribution-NonCommercial-NoDerivatives 4.0 International http://creativecommons.org/licenses/by-nc-nd/4.0/ |
| eu_rights_str_mv |
openAccess |
| dc.publisher.country.fl_str_mv |
Brasil |
| dc.source.none.fl_str_mv |
reponame:Manancial - Repositório Digital da UFSM instname:Universidade Federal de Santa Maria (UFSM) instacron:UFSM |
| instname_str |
Universidade Federal de Santa Maria (UFSM) |
| instacron_str |
UFSM |
| institution |
UFSM |
| reponame_str |
Manancial - Repositório Digital da UFSM |
| collection |
Manancial - Repositório Digital da UFSM |
| bitstream.url.fl_str_mv |
http://repositorio.ufsm.br/bitstream/1/21804/1/052%20-%20Um%20Procedimento%20de%20Projeto%20de%20Controladores%20PID%20para%20Conversores%20CC-CC%20com%20Validac%cc%a7a%cc%83o%20em%20Hardware-in-the-Loop.pdf http://repositorio.ufsm.br/bitstream/1/21804/2/license_rdf http://repositorio.ufsm.br/bitstream/1/21804/3/license.txt http://repositorio.ufsm.br/bitstream/1/21804/4/052%20-%20Um%20Procedimento%20de%20Projeto%20de%20Controladores%20PID%20para%20Conversores%20CC-CC%20com%20Validac%cc%a7a%cc%83o%20em%20Hardware-in-the-Loop.pdf.txt http://repositorio.ufsm.br/bitstream/1/21804/5/052%20-%20Um%20Procedimento%20de%20Projeto%20de%20Controladores%20PID%20para%20Conversores%20CC-CC%20com%20Validac%cc%a7a%cc%83o%20em%20Hardware-in-the-Loop.pdf.jpg |
| bitstream.checksum.fl_str_mv |
e182b369319a97d718841a810be19bb5 4460e5956bc1d1639be9ae6146a50347 f8fcb28efb1c8cf0dc096bec902bf4c4 e33bb1aec6342e40bb745bf7b237465c 5366337f8b335dd2b0e8fccdada7ef61 |
| bitstream.checksumAlgorithm.fl_str_mv |
MD5 MD5 MD5 MD5 MD5 |
| repository.name.fl_str_mv |
Manancial - Repositório Digital da UFSM - Universidade Federal de Santa Maria (UFSM) |
| repository.mail.fl_str_mv |
|
| _version_ |
1801223780851253248 |