Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop

Detalhes bibliográficos
Autor(a) principal: Mattos, Everson
Data de Publicação: 2021
Outros Autores: Medke, Renan, Viaro, Robert Uiliam Marin, Borin, Lucas Cielo, Osório, Caio Ruviaro Dantas, Koch, Gustavo Guilherme, Montagner, Vinícius Foletto
Tipo de documento: Artigo de conferência
Idioma: por
Título da fonte: Manancial - Repositório Digital da UFSM
Texto Completo: http://repositorio.ufsm.br/handle/1/21804
Resumo: Este artigo apresenta um procedimento de projeto de controladores do tipo proporcional-integral-derivativo (PID) aplicados a conversores CC-CC, com validação experimental em hardware-in-the-loop. Primeiramente, o conversor é modelado considerando variações paramétricas. Após, os ganhos do PID são projetados com base na otimização do desempenho para uma situação nominal. Então, o desempenho do sistema com o controlador é verificado por meio de simulações no domínio da frequência e no domínio do tempo considerando operação para uma faixa de valores para a resistência carga e para a tensão de entrada. Finalmente, resultados em tempo real do controle implementado em processador digital de sinais são mostrados, para validar o projeto. O procedimento é ilustrado no artigo para um estudo de caso para um conversor buck. https://doi.org/10.53316/sepoc2021.052
id UFSM_5978bf1f16522b69afdd01323fa41b4d
oai_identifier_str oai:repositorio.ufsm.br:1/21804
network_acronym_str UFSM
network_name_str Manancial - Repositório Digital da UFSM
repository_id_str
spelling Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-LoopControle PIDConversores CC-CCVariações paramétricasSimulação em tempo realHardware-in-the-loopCNPQ::ENGENHARIAS::ENGENHARIA ELETRICAEste artigo apresenta um procedimento de projeto de controladores do tipo proporcional-integral-derivativo (PID) aplicados a conversores CC-CC, com validação experimental em hardware-in-the-loop. Primeiramente, o conversor é modelado considerando variações paramétricas. Após, os ganhos do PID são projetados com base na otimização do desempenho para uma situação nominal. Então, o desempenho do sistema com o controlador é verificado por meio de simulações no domínio da frequência e no domínio do tempo considerando operação para uma faixa de valores para a resistência carga e para a tensão de entrada. Finalmente, resultados em tempo real do controle implementado em processador digital de sinais são mostrados, para validar o projeto. O procedimento é ilustrado no artigo para um estudo de caso para um conversor buck. https://doi.org/10.53316/sepoc2021.052Brasil2021-08-08T23:45:48Z2021-08-08T23:45:48Z2021-05-18info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/conferenceObjectapplication/pdfhttp://repositorio.ufsm.br/handle/1/21804porSEPOC 2021Attribution-NonCommercial-NoDerivatives 4.0 Internationalhttp://creativecommons.org/licenses/by-nc-nd/4.0/info:eu-repo/semantics/openAccessMattos, EversonMedke, RenanViaro, Robert Uiliam MarinBorin, Lucas CieloOsório, Caio Ruviaro DantasKoch, Gustavo GuilhermeMontagner, Vinícius Folettoreponame:Manancial - Repositório Digital da UFSMinstname:Universidade Federal de Santa Maria (UFSM)instacron:UFSM2021-08-09T06:08:06Zoai:repositorio.ufsm.br:1/21804Biblioteca Digital de Teses e Dissertaçõeshttps://repositorio.ufsm.br/ONGhttps://repositorio.ufsm.br/oai/requestatendimento.sib@ufsm.br||tedebc@gmail.comopendoar:2021-08-09T06:08:06Manancial - Repositório Digital da UFSM - Universidade Federal de Santa Maria (UFSM)false
dc.title.none.fl_str_mv Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
title Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
spellingShingle Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
Mattos, Everson
Controle PID
Conversores CC-CC
Variações paramétricas
Simulação em tempo real
Hardware-in-the-loop
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
title_short Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
title_full Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
title_fullStr Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
title_full_unstemmed Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
title_sort Um Procedimento de Projeto de Controladores PID para Conversores CC-CC com Validação em Hardware-in-the-Loop
author Mattos, Everson
author_facet Mattos, Everson
Medke, Renan
Viaro, Robert Uiliam Marin
Borin, Lucas Cielo
Osório, Caio Ruviaro Dantas
Koch, Gustavo Guilherme
Montagner, Vinícius Foletto
author_role author
author2 Medke, Renan
Viaro, Robert Uiliam Marin
Borin, Lucas Cielo
Osório, Caio Ruviaro Dantas
Koch, Gustavo Guilherme
Montagner, Vinícius Foletto
author2_role author
author
author
author
author
author
dc.contributor.author.fl_str_mv Mattos, Everson
Medke, Renan
Viaro, Robert Uiliam Marin
Borin, Lucas Cielo
Osório, Caio Ruviaro Dantas
Koch, Gustavo Guilherme
Montagner, Vinícius Foletto
dc.subject.por.fl_str_mv Controle PID
Conversores CC-CC
Variações paramétricas
Simulação em tempo real
Hardware-in-the-loop
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
topic Controle PID
Conversores CC-CC
Variações paramétricas
Simulação em tempo real
Hardware-in-the-loop
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
description Este artigo apresenta um procedimento de projeto de controladores do tipo proporcional-integral-derivativo (PID) aplicados a conversores CC-CC, com validação experimental em hardware-in-the-loop. Primeiramente, o conversor é modelado considerando variações paramétricas. Após, os ganhos do PID são projetados com base na otimização do desempenho para uma situação nominal. Então, o desempenho do sistema com o controlador é verificado por meio de simulações no domínio da frequência e no domínio do tempo considerando operação para uma faixa de valores para a resistência carga e para a tensão de entrada. Finalmente, resultados em tempo real do controle implementado em processador digital de sinais são mostrados, para validar o projeto. O procedimento é ilustrado no artigo para um estudo de caso para um conversor buck. https://doi.org/10.53316/sepoc2021.052
publishDate 2021
dc.date.none.fl_str_mv 2021-08-08T23:45:48Z
2021-08-08T23:45:48Z
2021-05-18
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/conferenceObject
format conferenceObject
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://repositorio.ufsm.br/handle/1/21804
url http://repositorio.ufsm.br/handle/1/21804
dc.language.iso.fl_str_mv por
language por
dc.relation.none.fl_str_mv SEPOC 2021
dc.rights.driver.fl_str_mv Attribution-NonCommercial-NoDerivatives 4.0 International
http://creativecommons.org/licenses/by-nc-nd/4.0/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv Attribution-NonCommercial-NoDerivatives 4.0 International
http://creativecommons.org/licenses/by-nc-nd/4.0/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Brasil
publisher.none.fl_str_mv Brasil
dc.source.none.fl_str_mv reponame:Manancial - Repositório Digital da UFSM
instname:Universidade Federal de Santa Maria (UFSM)
instacron:UFSM
instname_str Universidade Federal de Santa Maria (UFSM)
instacron_str UFSM
institution UFSM
reponame_str Manancial - Repositório Digital da UFSM
collection Manancial - Repositório Digital da UFSM
repository.name.fl_str_mv Manancial - Repositório Digital da UFSM - Universidade Federal de Santa Maria (UFSM)
repository.mail.fl_str_mv atendimento.sib@ufsm.br||tedebc@gmail.com
_version_ 1805922113755807744

Registros relacionados